This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74AVC4T774:使用新控制器时睡眠模式下的高静态电流、有关 OE 设置的问题

Guru**** 2387060 points
Other Parts Discussed in Thread: TXU0204
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/logic-group/logic/f/logic-forum/1439071/sn74avc4t774-high-quiescent-current-in-sleep-mode-with-new-controller-question-regarding-oe-settings

器件型号:SN74AVC4T774
主题中讨论的其他器件:TXU0204

工具与软件:

您好!

我们正在使用电平转换器将逻辑 UART 电平从1、8V 传输到3、3V。 使用我们的旧控制器、我们没有出现高 Iq 问题。 现在、在控制器切换之后、我们在具有高阻抗输入的 UART 引脚上获得了高 Iq、我们在这种情况下会提出不同的控制器行为、但这可能是连接在顶部的线程。

对于我的问题:  
目前、我们将 OE 接地、将电平转换器设置为常开。 在数据表中、OE 可设为高电平以禁用器件。 然而、不清楚的是、当使用100k 上拉电阻时、将器件保持在停用状态所需的功率大小。 原理图如下所示。

  
此致

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    /OE 仅禁用输出、因此它不会影响这一点。

    两侧的输入缓冲器始终处于活动状态、因此应确保所有引脚都具有有效电压。 为任何可能悬空的信号添加上拉电阻器。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    因此、建议将/OE 上拉电阻器和输入配置中的所有引脚也配备上拉电阻器? 电平转换器的一侧仅在该侧的器件处于活动状态时有效、因为1.8V 仅在其自身上电的器件处于通电状态时可用。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    只有当你想在加电期间禁用此器件时、你才需要一个/OE 上的上拉电阻器。

    仅当 I/O 引脚可以悬空(上电时)时、I/O 引脚才需要上拉电阻。

    (TXU0204会更简单、更便宜。)

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Florian:

    我同意克莱门斯所说的话。 如果计划禁用器件、只需要在 OE 引脚上连接一个上拉电阻器。 产生高 Iq 的另一个原因可能是 IO 处于悬空状态。 请确保 IO 处于已知状态。 下面的常见问题解答提供了其他信息

    [常见问题解答]慢速或浮点输入如何影响 CMOS 器件?

    [常见问题解答]如何处理电平转换器器件中未使用的 I/O 引脚?

    对于 UART 应用、我还建议使用 TXU0204。 小得多(因为您不需要4个方向引脚)且具有内部下拉电阻器。

    此致、

    Josh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的、感谢您的澄清、我们将了解一下 TXU0204器件。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、 虽然 HAL 配置在软件中设置了等效的设置、但我们也怀疑新控制器的 IO 引脚出现了问题。