[参考译文] DRV8343-Q1：OCP

您好、Kura-San、

我将查看您的请求、 并在明天给您回复。  

谢谢、
Aaron

您好、Kura-San、

很抱歉耽误你的答复。

过流由驱动器 IC 的 OCP 功能检测，但当驱动器 IC 的电源下降(电压足以产生 ULVO)时，内部 OCP 的过流阈值是否下降？

OCP 同时设置了 VDS_OCP 和 SEN_OCP。

在客户现场进行电机评估期间、向驱动器 IC 提供的电源瞬间下降(约5.5V 至6.5V)时、出现了 OCP、其电流值不是原始设置电流。

当发生 OCP 时、有时会发生 UVLO。  

这种压降是由于其直流电源的电流限制所致、但他们想知道压降是否会使 OCP 更有可能发生。  

只要 VM > UVLO、内部 VDS_OCP 阈值就应保持在最小/典型/最大规格内。 这一点由特性数据确认、无论 VM 值如何、VDS_OCP 阈值都位于数据表规格内。

如果客户需要确认这一点、下周我可以在 DRV8343S-Q1EVM 上测试 VDS_OCP 阈值在不同 VM 值下是否存在任何变化。  

当无刷电机旋转且电源电压降至5.5V 至6.5V 时、会发生 OCP。

电源电压：设定值 DC14.5V

当电机旋转时、当电流因相位变化而流动时、它会降至约5.5V 至6.5V。
FET 导通电阻：1Mohm
分流电阻：1Mohm
电流值：峰值70A
VDS_OCP 设置值：0.26V
SEN_OCP 设置值：0.25V

在测试这些设置时、您能否通过调整 IDRIVE 值以使 VDS 压摆率不超过100ns 来确认发生了最佳的 MOSFET 开关？ 只需确保 VDS 不会由大 dV/dt 耦合产生的击穿电流触发。 IDRIVE < FET/100ns 的 Qgd。  

谢谢、
Aaron

Aaron - San

感谢您的支持。  很抱歉耽误你的回答。

客户 需要确认这一点、请在 DRV8343S-Q1EVM 上测试不同 VM 值下 VDS_OCP 阈值是否存在任何变化。

关于您询问的 IDRIVE 值、如下所示、他们认为没有问题、但请检查。

只有高侧受 PWM 控制、而低侧受开/关控制、
高侧会减慢、以防止低侧在高侧开启时开启。
・IDRIVEP_H：0111b (65mA)
・IDRIVEP_L：1000B (200mA)
・μ V Qgd：14.4nC (典型值)

【问题】
在 GHx、SHx、GLx、DLx、SLx 和 FET 之间安装了一个1Ω Ω 电阻器、
这是否会影响此事件？

此外、如果您有任何建议、例如安装的电阻器没有问题 或最好不要安装电阻器、请告知我们。

此致、

库拉