[参考译文] DRV8353：正常运行期间的栅极驱动中断

admin

Other Parts Discussed in Thread: DRV8353, CSD18531Q5A, TIDA-010056

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/motor-drivers-group/motor-drivers/f/motor-drivers-forum/982327/drv8353-gate-drive-breaking-during-normal-operation

器件型号：DRV8353
主题中讨论的其他器件： CSD18531Q5A、 TIDA-010056

实际上、该组件在任何时候都在与它进行交互。我将附上原理图和 SPI 代码以及一些栅极驱动器行为的屏幕截图。此时、我们不知道发生了什么。由于我们认为以下原因、部件损坏或性能不佳：

-当系统未通电且栅极驱动器死亡时、我们用手旋转电机。
-我们使用了默认设置，栅极驱动器会死机。 (为什么默认设置如此强大、会损坏栅极驱动器？)
-我们为 FET 使用了手动计算的 IDRIVE 设置，从而导致性能下降和难以置信的长开关时间(2-5微秒)。这使我们多次感到很不好、直到我们刚刚将电流提高了一个比我们应该做的数学运算更大的值、然后一切看起来都很干净。
-尽管器件数据表声称要纠正击穿和 dv/dt 导通问题、但我们在示波器上看到了明显的 dv/dt 导通活动。
-我们使用电机和飞轮运行系统，在1x 模式下应用缓慢增加的 PWM 信号，而芯片任意销毁了自己的栅极驱动器，没有任何原因。信号清晰、平滑且没有在示波器上振铃。

该部件不是非常可靠、就是我们做了一些非常错误的事情。如果是后者、我们需要知道这是什么。 DRV8350S 是否比 DRV8353S 更可靠？我们可以将一个部件代入。

我们的应用是工业机械。例如、如果有人用手旋转电机、我们真的不能使用如此脆弱的器件、否则会损坏自己。要么我们需要一种方法来保护它免受其自身的影响、要么我们需要一些更坚固的其他组件。我们使用48V 电池作为电源、我们需要驱动器才能使用高达50A 的连续电流和100A 的峰值电流运行 BLDC 电机。

请帮助？这是一个高侧和低侧栅极对。

这是我们的电机驱动原理图。

这里是我们的寄存器设置。

驱动程序控制：0x14C0

栅极驱动电流高侧：0x1B73

栅极驱动电流低侧：0x2353

OCP 控制：0x2934

CSA 控制：0x32C0

我们现在正在使用1x 模式、这样我们就可以进行受控测试、而无需对我们自己的换向进行编程。

布局：

3 年多前

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alcor、

我没有 DRV8353的相关经验、但我只想说几件事。

对于大多数设计而言、栅极电流的默认设置可能过高。

IDRIVEP_HS = 450mA 开关时间大约为50ns、对于您的布局而言、它可能仍然太快、例如杂散电感

负载感应 MOSFET 源极和 GND 之间的差值。感应电阻器、该电阻器和 LS MOSFET 源极之间的走线具有很高的电感

MOSFET 源本身的电感和电感(对于 D2PAK 而言非常高)。

在 LS MOSFET 体二极管恢复期间、我会谨慎对待 LS MOSFET 栅极和源极上的负尖峰。

该尖峰的一些解决方案可能是 DRV8353的强下拉功能。

您能否在 HS MOSFET 导通时缩小 LS MOSFET 栅极振铃的区域。示波器、带宽至少为60-100MHz

需要(BW 滤波器关闭、探针设置为10x、需要探针接地弹簧)。

IDRIVEP_LS 也可能略高。

MOSFET 栅极布线看起来非常薄、而且下方缺少连续接地层会产生大量杂散电感和故障。

具有实心接地层的四层(或更多) PCB 可提供更好的热性能、并可限制杂散电感和的问题

电流返回路径。

此致、

Grzegorz

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alcor、

这里有很多东西需要解压。让我明天再向您回复一个更详尽的答案。

有几件事让我一目了然：

没有说明 DRV 上可能损坏的部件
- (VGLS 短接至 GND？ GLx 对地短路？ GHx 至 VCP 短路？)
没有支持损坏位置的波形
两层设计、没有设计规则或制造方面的指示
- (3盎司覆铜？)
无高电压和电流运行缓解电路
- TVS、RC 缓冲器、栅极电阻器、外部 GD 电容器、HS 源极至 LS 漏极电容器
共享 VDRAIN 和 VM 跟踪
- VDRAIN 需要开尔文连接的应用、并使 VDS 感应效率低下
没有关于"手动旋转电机"的技术详细说明
- 例如、什么是 Ke？如何生成 BEMF？该值与 ABS 的比较情况。最大 DRV？
GND 和"PGND"分开、但我似乎无法找到它们的连接方式
- 我们建议将数据表中的所有接地端连接到器件下方、并将公共 GND 作为首选布局样式。
没有很多 GND 拼接过孔
听起来您检查了 IDRIVE、这非常好、
- 它可以通过减小电流来节省90%的"DRV 正在烧断"情况。如果此时仍有损坏、通过检查波形、布局是下一个可疑的问题。

这是一款适用于三相 BLDC 驱动器参考设计且效率大于99%的54V、1.5kW、70x69mm2功率级参考设计、可供您与 https://www.ti.com/tool/TIDA-010056进行比较

电流可能会小一点、但您会看到设计中存在很多差异、我认为您没有考虑过这些差异。如果我错了、请随时纠正我的问题。

最棒的

Cole

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

我应该做更多的澄清。

我使用的是4层设计、但我刚刚发布了顶层和底层图片、以便您可以看到铜布线布局。这里是两个内层。

第2层、具有两个接地平面。

第3层、电源平面。

以下是您的问题的答案。

没有说明 DRV 上可能损坏的部件
- 具体而言、DRV 所发生的情况是、它会为低 VCP 和 Vgls 注册故障、并将 VM 短接至接地。这似乎与其他论坛帖子一致、这些帖子表明栅极驱动器已损坏。
没有支持损坏位置的波形
- 是的、这是我们的问题之一。我们未能捕捉到损坏的波形、这让我们感到困惑、因为在我看来、这个错误似乎是从绝对的地方产生的。
两层设计、没有设计规则或制造方面的指示
- (3盎司覆铜？)
- 请参阅以上有关我们设计的信息。这是一个4层电路板、顶部和底部具有大接地层和接地覆铜。
- 我们使用2盎司铜。
无高电压和电流运行缓解电路
- TVS、RC 缓冲器、栅极电阻器、外部 GD 电容器、HS 源极至 LS 漏极电容器
- 您的评估板没有这些。我认为我们也不需要额外的外设。我们应该怎么做、这在您的应用和评估电路中没有出现？此外、我认为不建议使用栅极驱动电阻器、因为它会导致 IDRIVE 问题。您能解释一下栅极漏极电容器吗？它们将为我们做什么？您能解释一下这些建议吗？
共享 VDRAIN 和 VM 跟踪
- VDRAIN 需要开尔文连接的应用、并使 VDS 感应效率低下
- 哦，这对我们来说可能是一个很大的问题----谢谢你们。我们获得了奇怪的 VDS 读数、因为芯片会声称电流尖峰在我们可以看到的电流检测放大器输出上是稳定的。
没有关于"手动旋转电机"的技术详细说明
- 例如、什么是 Ke？如何生成 BEMF？该值与 ABS 的比较情况。最大 DRV？
- 我们不知道此处的详细信息。实际上、我们将 BLDC 连接到一个大铝飞轮上、然后用手转动滚轮、旋转电机轴。就是这样。我在论坛上的某个地方看到这可能会造成损害？
GND 和"PGND"分开、但我似乎无法找到它们的连接方式
- 我们建议将数据表中的所有接地端连接到器件下方、并将公共 GND 作为首选布局样式。
- GND 和 PGND 在此处连接：
没有很多 GND 拼接过孔
- 在哪里可以找到更多内容？整个过程中都有缝合过孔。您在顶层的大接地覆铜上看到的所有过孔都是缝合过孔。也许我们没有在正确的位置放置一些器项？但我们有很多。
听起来您检查了 IDRIVE、这非常好、
- 它可以通过减小电流来节省90%的"DRV 正在烧断"情况。如果此时仍有损坏、通过检查波形、布局是下一个可疑的问题。
- 是的、我们精心完成了 IDRIVE 的数学计算、因此这肯定不是这样。也就是说、当我们进行大约300ns 的计算时、我们得到了300mA 的驱动电流。它需要加倍的时间才能达到500ns。我有点困惑、为什么。不过、FET 的数据表可能比较乐观、FET 上的电容比我们想象的要大。

非常感谢您的帮助！我用蓝色表示、因为我觉得很容易阅读。

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alcor、

这么长的开关时间是非常可疑的、我在 Vds = 30V 时使用 CSD18531Q5A 和5.9nC 的 Qgd、在50V 时、Qgd 将是(我猜是) 50/30 x 5.9 = 9.83nC。

栅极电流为150mA 时、应为9.83/0.15 = 65.5ns、但实际上大约为80ns、非常接近。

我会使用其他一些栅极驱动器(带电阻器的函数发生器可能是一种不错的解决方案)检查电路板外部的 MOSFET。

作为开关时间、我是指输出电压从10%变为90%或从 90%降至10%的时间。

此致、

Grzegorz

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alcor、

我的开场白：

感谢您的回答。我将挑选一些我想评论的内容。

无高电压和电流运行缓解电路
- TVS、RC 缓冲器、栅极电阻器、外部 GD 电容器、HS 源极至 LS 漏极电容器
- 您的评估板没有这些。我认为我们也不需要额外的外设。我们应该怎么做、这在您的应用和评估电路中没有出现？此外、我认为不建议使用栅极驱动电阻器、因为它会导致 IDRIVE 问题。您能解释一下栅极漏极电容器吗？它们将为我们做什么？您能解释一下这些建议吗？
  - DRV8353RSEVM 的额定峰值电流为15A (用户指南第2.1节)、远低于50A。大多数人不了解的是、从720W 到1kW (在您的情况下为2.4kW)的步骤是大功率设计的主要步骤。因此、良好的布局并不需要我提到的所有缓解电路、但与 EMI 一样、为这些电路留出空间仍然是一个明智的主意、如果设计未达到规格要求、则可以在稍后添加这些电路。稍后我将详细介绍技术细节、但我知道我们的配套资料路线图中已经规划了此主题、希望将来能更方便地提供。
  - 如果您看一下我之前提到的 TI 设计、它包含了我提到过的一些电路
没有关于"手动旋转电机"的技术详细说明
- 例如、什么是 Ke？如何生成 BEMF？该值与 ABS 的比较情况。最大 DRV？
- 我们不知道此处的详细信息。实际上、我们将 BLDC 连接到一个大铝飞轮上、然后用手转动滚轮、旋转电机轴。就是这样。我在论坛上的某个地方看到这可能会造成损害？
  - 在系统上进行测试是一件好事。想象一下、某种外部源(如风或操作人员)决定用手移动转子。转子通过未激励的电机定子线圈、并生成反电动势(BEMF)。根据 BEMF 常数 Ke、电机将生成足够大的电压和电流、这会损坏电机驱动器和周围部件。
  - 问题会在何时解决。如果器件处于开启状态且处于空闲状态、一些用户决定保持低侧或高侧 FET 处于制动状态、这将导致电机线圈内的能量衰减、而不是系统外部的能量衰减。如果系统断电、有人移动转子... 这是一项艰巨的任务、大多数情况下只需依靠无源组件来完成任务(如 TVS 或类似器件)、从而将能量从电机驱动器中转移开。
GND 和"PGND"分开、但我似乎无法找到它们的连接方式
- 我们建议将数据表中的所有接地端连接到器件下方、并将公共 GND 作为首选布局样式。
- GND 和 PGND 在此处连接：
  - 嗯、这对我们有很大的解释。不要以为我在您提供的原理图上看到了 R25或 C41、希望您的 GND 不会电容耦合。
  - 我们的布局指南在第2.1节 https://www.ti.com/lit/an/slva959a/slva959a.pdf 中展示了一个接地示例
  - 显然、仅当 DRV 位于电机电流路径中时、才建议使用分离式 GND、正如您所做的那样。否则、常用接地始终是首选、并可实现更好的性能。如果我错了、请纠正我、但您的电流路径显然不在 DRV 附近
  - 查看 TIDA-010056设计指南中的图26-29。此设计与您的设计非常相似、并且它使用公共接地和波形看起来非常好
没有很多 GND 拼接过孔
- 在哪里可以找到更多内容？整个过程中都有缝合过孔。您在顶层的大接地覆铜上看到的所有过孔都是缝合过孔。也许我们没有在正确的位置放置一些器项？但我们有很多。
- 看起来您使用的是 Altium。您可以进入 tools->通过拼接、然后选择整个板将 GND 层缝合在一起、这样您就不必手动完成。您可以使用 EVM 硬件文件作为阵列规格的参考。
- 但通常情况下、电流需要几厘米远才能在附近找到一个过孔、从而移至电路板右侧的另一层(GND 连接器所在的位置)。即使您的许多电解大容量电容器在附近也没有过孔、这完全取决于内层和底层之间连接的奇异穿孔 GND 引线。

我注意到的其他事项：

很惊讶地看到您没有在第3层上倒接地，有很多空的空间可以利用。我知道电源是用于电源、GND 是用于 GND、但如果您在 GND 和电源之间保持一定的间距容差、那么这样做确实没有问题
这些电容器上没有很多额定电压、但我看到有几个电压为50V
- 在此提醒一下、小型电容器应在高频瞬态期间有所帮助、因此电压额定值仍然很重要。但所有陶瓷电容的电压降额都很糟糕。我们建议启动2倍的额定电压(如果绝对没有空间、则为1.5倍)。请参阅下面的示例、其中显示了额定电压下的1/2降额。请参阅此图片了解制造商降额
- 建议将此应用于每个组件
- 强烈建议不要同时使用两个电容器来代替1。会在依赖于输出电容的电源轨上引入电压不稳定性
您似乎有很多专注于 VM 的去耦电容、它们应更靠近高侧 FET 的漏极。请记住、在 VDRAIN 或高侧 FET 的漏极为50A_RMS 的情况下、VM 最多只会获取一个安培的瞬态。
与 Grzegorz 一致、您的栅极和源极走线看起来像10mil (猜测)、您正通过这种方式从栅极拉出和灌入电流。我们希望布线比此处的引脚宽度更粗。迹线更粗、电感更小。
看起来、DRV 的 AGND 和 PGND 引脚是分开的。它们应连在一起、即使在电源焊盘下方也是如此。
- 小提示：靠近其他引脚的 GND 引脚告诉您电路的哪个部分与封装内硅片电平上的 GND 引脚相关。因此、AGND 靠近 VREF 表明 VREF 和 AGND 之间的输出电容器的 GND 环路应较小。在决定去耦电容(DGND 和 DVDD 等)的放置位置时、可以通过器件重复逻辑。您发现的任何半导体几乎都是如此。
您好像在通过 J2上的100mil 接头连接对电机相位进行布线？ 2.7kW 需要将厚的导线直接焊接到电路板连接器中、就像 GND 一样

为低 VCP 和 Vgls 注册故障、并将 VM 短接至接地

是的、通常会有一个失败、但如果两者都失败、我会认为这是灾难性的。我仍然会对波形感到好奇。我必须对高功率技术进行评论。

最棒的

Cole

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alcor、

最大 TVS1400DRVR (设计中用于保护 MOSFET 栅极的器件)的压摆率为0.7-2.5V/us、具体取决于温度。

它们可能会减慢 MOSFET 栅极上的电压上升速度。

此致、

Grzegorz

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

因此、我们移除了这些二极管。我提到的所有东西都没有二极管。

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

嘿、Alcor、

认为情况就是这样、感谢您的确认

您可能会注意到、没有了解其余的高功率设计技术。希望在本周结束前解决这个问题。

最棒的

Cole

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Cole、

这些技术的任何时候？

谢谢、

Alcor

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alcor、

希望我有更多的时间，但是的，明天我应该得到答复。

最棒的

Cole

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Alcor、

咱们走吧。这很重要。

高功率设计理念简介：

首先，您的高功率设计(48V、>500W)必然会出现某种电压或电流尖峰。整个电路板上都有寄生电感和电容。我们无法避免、只能抑制或缓解。

这与 EMI 完全相同。我应该在那里放置铁氧体磁珠；我应该在那里放置一个栅极电阻器吗？信号链去耦电容器上的 GND 环路在哪里、栅极驱动电流路径上的 GND 环路在哪里？我应该使用屏蔽式组件；我应该使用额定电压更高的组件吗？希望这是有道理的。

简而言之、5A 和50A 之间的差异意味着磁场强度提高了10倍、di/dt 产生的电压提高了10倍。更糟糕的是、如果振铃线与电路板上所有 LS 和 CS 的某种自谐振频率一致。

栅极电流和栅极电阻器

简单地说、在 FET 的栅极引入更多电流意味着通道将更快地打开、栅极上的等效电压和 VDS 将更快地上升。信号的压摆率越快、所含的高频成分就越多、这意味着它们将以更高的振幅振铃(由于 di/dt 更高)。如果翻转逻辑、栅极电流越小、则会发生电压尖峰越小。这是您看到我们使用大量 E2E 来查看是否可以缓解这些问题的策略。

在竞争对手的情况下，它添加了一个栅极电阻器(3-15欧姆)，而对于智能栅极驱动技术，它将改变拉电流和/或灌电流(IDRIVE)。

我同意、这会使很多东西变得更糟：热性能、EMI (在某些情况下)、有效施加的 PWM 占空比等如果没有其他选项、大多数客户必须进行权衡、以使其现有系统正常工作(因为解决第一部分中提到的问题需要重新设计电路板)。

一些其他建议组件中的蓝色接线只是带隙、证明它们将在长期内有所帮助、因为很难将手工接线组件投入生产到每种产品中(尤其是当它们添加更多寄生效应时、这可能会使其变得更糟)。

简单地说、C_GD 电容器本质上会使等效 Q_GD 更大(电容器并联添加)、因此打开 FET 并通过 FET 需要更多的电荷。

RC 缓冲器

我在此提到的此 TI 设计在低侧和高侧 FET 上具有 RC 缓冲器。具体而言、R1和 C13、C16和 R14、R2和 C14、C17和15、 R3和 C15以及 C18和 R16是 RC 缓冲器。这是12个组件。设计指南还介绍了组件的额定功率(即1/3*C*V^2*f_SW = P)、下面的博客介绍了如何计算组件。

https://e2e.ti.com/blogs_/b/powerhouse/posts/calculate-an-r-c-snubber-in-seven-steps

博客的“太长，未阅读”摘要显示，查找最佳 RC 值需要构建电路板，因为它们取决于电路板的寄生效应。然后通过交换 R 和 C 来测试电路板、并使用公式来获得最佳值。

另请注意、RC 缓冲器在初始尖峰后具有很好的抑制效果、因为能量需要存储在电容器中一些时间。这意味着，它有利于“稳定时间”，但不适合初始“过冲”。

去耦电容器和大容量电容器

其他工程师对这个问题说了很多、所以您可以在其他地方找到更多信息。

去耦电容器的主要用途是为系统提供电荷、因此主电源不必如此。我们知道、小值电容器可以相对较快地进行充放电、大值电容器可以存储大量能量、但反应不会那么快。这就是您看到电源上10uF 与100nF 电容器结合使用的原因。由于电容值可以快速提供一些电荷、并且随着时间的推移会产生大量电荷、因此有助于为设计提供振铃和初始尖峰。由于较小的电容器可以由不同的材料和构造几何结构制成，从而在电荷路径中减少寄生效应，因此有一些细微差别，但我将跳过详细信息。

现在、电容器应该提供电流(随时间充电或 C*V/t)、此电流必须流经走线到达高侧 FET 的漏极、前提是大容量电容器从 HS 漏极连接到 GND (感应电阻器底部)。在本例中、我们希望电容器和 HS 漏极之间的路径短而粗、我们希望许多 GND 拼接过孔在电容的 GND 连接附近承载更多电流(因为反向电荷需要在电容的阳极上积累)。

在您的设计中、C85是一个很好的实现方案示例、其中 C49是一个很糟糕的示例。即使 C84也没有什么特别的帮助，因为有3个 GND 缝补过孔，具体取决于是否承载 FET 在本地所需的全部电流。根据我的经验、1uF 不足以满足48V 应用所需的全部本地电流。考虑10uF 或更高电容来满足更高频率的电流需求。尽管如此、大电解电容620uF 还是很好的、如果可以的话、只需将其放置在更靠近 FET 的位置。进行数学计算时、DRV 最大仅需要2-3A、因此620uF 肯定在 VM 旁边有很多工作要做。

您会注意到这是一条非常危险的建议。我不提供方程式或数据。这就是工程师仍在讨论去耦电容器的原因。最值得注意的是，这是因为将封装和测试系统置于现实中要容易得多，如果性能不够好，那么我们会添加更多的电容器，或者将现有的电容器值更改为更高的值。与 RC 缓冲器一样、这使其具有实验功能。

HS 漏极至 LS 源极电容器

这与去耦工作非常相似、因为它为需要电荷的节点或组件提供电荷。我在上一节中忘记提到的一个因素是、电容器的高阻抗特性随着频率的增加而降低、只有当基准稳定(例如 GND 不弹跳)时、这些电容器才能提供电荷、因此、电流通过电容而不是向组件重新路由。

在 LS 源极和感应电阻器之间的节点也需要充电的情况下、我们知道感应电阻器在其与 GND 的连接中具有一定的阻抗、包括预期阻抗和寄生阻抗。因此、大容量电容器必须穿过感应电阻器才能为 LS 源和感应电阻器之间的节点提供电荷。如果 GND 在振铃、电流流过感应电阻器、则电荷必须与电流作斗争。

HS 漏极到低侧源极电容器可防止这种情况、因为它连接到 VDRAIN、被认为是稳定的、并且可以将电荷直接转储到节点上、而不是通过感应电阻器的路径。如果您曾听说过 AC GND 的概念，这也是相同的想法。 VDRAIN 成为我们的交流 GND、而不仅仅是 GND。

许多工程师低估了此修复的功能。如果 GND 或感测电阻呈负振铃或低于 GND、则 HS 漏极至 LS 源极电容器将在低阻抗和寄生路径中提供电荷。这就是波形对此很有帮助的原因。将它们保持在1uF 左右并尽可能靠近 FET 路径将有所帮助。

二极管

我将简单地承认 TVS 二极管，因为我不是专家。简单地说，它们会将节点钳位到电压，因此不会超出器件的绝对最大额定值。额定电流、钳位电压和响应时间都在这里发挥作用。

填充位置是将阴极连接到 FET 附近的 GLx 节点、并将阳极连接到 GND、以帮助处理负瞬态尖峰。根据我的理解，不建议将这些方法替换为其他方法，因为只需重新路由能量，而不是通过滤波或去耦来抑制。

布局技巧：

组件只能带您到目前为止、但布局同样重要。这是一组快速的智慧。

实际的 PCBA 具有可添加到原理图中的寄生元件、就像这样。
长布线会增加电容和电阻。
细布线也会增加电阻和电感。
10mil/Amp 是最小布线宽度的经验法则、但它也适用于过孔(角环面积)。
使布线更薄、更小、增加阻抗不匹配。
更大的电流意味着更高的电压尖峰。元件尺寸会增加寄生效应。
路径中的通孔会增加寄生效应。
必须了解返回路径：直流电流将在 GND 平面上扩散、直流电流将达到高频电流在布线下方的位置。这就是为什么除非电流将在走线附近流动、否则公共 GND 总是更好的原因
公共接地总是优于分离 GND。分离 GND 仅用于将大电流或高频成分从敏感元件中分流。这意味着信号需要向这些组件传输、以保证分离的 GND。
为电流、从引脚或元件的源极到 GND 引脚或外部连接器绘制环路。使其尽可能小。这意味着添加大量过孔或重新排列组件
IC 上的重要顺序或信号包括电压稳压器(如 VCP 或 VGLS)、输入稳压器(如 VM)、信号路径和更高电流路径(如 GHx 和 GLx)、经常切换的数字信号(如 SPI)以及不经常切换的数字信号(如 nFAULT)、这意味着

此应用手册中有更多内容： https://www.ti.com/lit/an/slva959a/slva959a.pdf

Phew、这很重要。希望这对您有所帮助。

最棒的

Cole

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Cole、

感谢您的广泛解释。我不知道 AC GND 的概念

和 HS 漏极到 LS 源极电容器、在某些情况下可能非常有用。

Alcor、

我注意到带有电机相位的连接器也包含低功耗信号(可能是霍尔传感器信号)。

我会小心地在同一根电缆中传输高功率和低功率信号。我不说

这是不可能的、只会带来一些额外的问题。将它们放在单独的护罩中。滤波器、传输低功耗

更高电压和/或电流的信号、差分对可能很有用。

PCB 厚度为2oz 铜、对于50A 电流、靠近连接器的 VM 总线和电机相位的走线可能会很薄、

除非它们被复制到另一层/层并使用大量过孔进行插接。

此致、

Grzegorz

0 admin 3 年多前

TI__Guru**** 668880 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的回答！

电机驱动器（参考译文帖）

电机驱动器（参考译文帖）(Read Only)

[参考译文] DRV8353：正常运行期间的栅极驱动中断