[参考译文] DRV8885：在 VM=0V 时、从控制引脚到 VM 的泄漏电流。

您好、Muk、

1.当 VM=0V 且 控制引脚(nSLEEP、使能、STEP、DIR)=3.3V 时，器件是否有任何问题或问题？

没有问题、只有功率损耗。 将有一些电流流经内部下拉电阻器。

2.在上述条件下、VM 引脚(VM=0V)是否存在泄漏电流？

    逻辑输入在数据表中只有低侧二极管和下拉电阻器(100k)、我认为 VM 没有泄漏电流。 正确吗？

正确。 没有泄漏电流。

3.正常情况，例如 VM=24V 时，是否有从 VM 到 CONTROL 引脚的内部路径？

路径为从 VM 通过 DVDD 稳压器通过上拉电阻器到达引脚。

4.其它引脚(RREF 等)是否有任何到 VM 引脚或其它引脚(GND 除外)的泄漏电流？

路径为从 VM 通过 AVDD 稳压器通过电流源到达引脚。

5.您对控制和上电顺序是否有任何问题？ 该器件是否无序列？

不用担心。 该器件无序列。 数据表中有一条注释：

加电或退出睡眠模式时、保持 STEP 引脚逻辑低电平、否则分度器将前进一步。