[参考译文] MSP430FR2433：计时器配置和500毫秒延迟

示例 msp430fr243x_TA1_06.c 的作用非常相似(但具有不同的常数)。 尝试：

https://dev.ti.com/tirex/explore/node?node=AIB99aTSfpLZmFdn1w5QTQ__IOGqZri__LATEST

和更改：

> TA1CCR0 = 50000；

至

> TA1CCR0 = 16384-1； // ACLK=32kHz，因此/2为半秒

你(们)好  
感谢您的快速响应，

它是否适用于每个源代码 clk。就像我要配置 SMCLK 而不是，

TA0CCTL0 |= CCIE；
TA0CCR0 =?;//持续100毫秒
TA0CTL = tassel_2 | mc_1；

是的，它取决于输入时钟的速度，因为(在 UP 模式下) CCR0实际上是输入时钟的(16位)分隔符。

ACLK 速度相当慢，因此产生长时间(-ish)延迟并不困难。 假设 SMCLK=1MHz，半秒为500000个刻度，这将不适合16位。 但您可以使用 ID 分隔符(=1/2/4/8)将输入时钟减慢至(例如) 1MHz/8=125kHz，并设置 CCR0=125000/2=62500：

> TA0CCR0 = 1000000UL/8/2-1； // SMCLK=1MHz/ID__8/2为半秒

> TA0CTL = tassel_2 | ID_8 | MC_1；  // SMCLK/8，UP

除此之外，您可以使用 TA0EX0寄存器除以另一个/8 [参考用户指南(SLAU445I)表13-9]

[编辑：忘记了用于 UP 模式 CCR0的(-1)。]