• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 605 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430G2744：UCA0/UCB0 SPI主/从接口

admin
Guru**** 2537080 points
Other Parts Discussed in Thread: MSP430G2744

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/635861/msp430g2744-uca0-ucb0-spi-master-slave-interface

部件号：MSP430G2744

您好，

我们需要在SPI模式下操作具有2个USCI的MSP430G2744，一个接口将在多从属环境中与其他MSP430从属器件一起用作从属器件。 另一个接口将 直接用作 主接口，带有一个从属设备。  

我有一些关于从接口的问题。 (UsciA0)

根据我对用户指南和数据表的理解，只要  STE信号变为非活动状态，设备就会释放miso信号并进入高阻抗模式。 我n´t没有找到任何描述如果SPI处于3线配置中会发生何种情况的信息。 (STE信号未断言至从属USCI模块)

这是否意味着在未对模块进行STE断言时，USCI从不释放Miso引脚，而MOSI将保持最后传输位的状态？

STE信号被发送至引脚3.0 / 3.3。 两个引脚与其他模块的CLK信号共享STE功能。  我们是否需要一些概念来防止味增线路上的电路缩短？

STE信号的功能是否与常规芯片选择信号相同？

祝你好  

Dietrich

  • 0
    TI__Guru**** 2537080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dietrich，您好！  

    Dietrich Wall74 说：
    这是否意味着USCI在未向模块确认STE且MOSI将保持最后传输位的状态时从不释放Miso Pin？[/QUOT]

    我认为miso线路将保留最后传输的比特的状态，但我需要确认这一点。

    Dietrich Wall74 说：
    STE信号将路由至引脚3.0 / 3.3。 两个引脚与其他模块的CLK信号共享STE功能。  我们是否需要一些概念来防止miso线路上的电路缩短？[/QUOT]

    我不知道您在这里所说的味噌线上的缩短电路是什么意思。 但是，如果要同时使用USI_B和USI_A进行SPI通信，则不能使用STE功能。 而是需要使用GPIO来处理此信号。

    Dietrich Wall74 说：
    STE信号的功能是否与常用芯片选择信号相同？[/QUOT]

    从从属角度看，STE信号与CS信号相同。 但是，从主视点来看，存在关键差异。 通常，主中继器将在事务的所有字节中保持所需状态的CS信号。 在MSP430 SPI主控器上，STE信号将在发送的每个字节之间恢复为“非活动”状态，但在传输字节时将自动设置为“活动”状态。  

    此致，  
    Caleb Overbay

  • 0
    TI__Guru**** 2537080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Caleb
    谢谢，这澄清了一些问题，但并非所有问题。
    我会将缩短的电路描述如下：一个MSP430 SPI从机将逻辑1作为最后一位传输，并保持miso高电平，另一个将逻辑0作为最后一位传输，并尝试将miso线向下拉至地电位。
    n´t确认当SPI处于3线从属模式时，无法解决此问题。 MSP软件将需要在事务的输入和USCI之间切换miso线路，或者我们需要一些额外的外部部件，这些部件将自动解决此问题。
    Dietrich
  • 0
    TI__Guru**** 2537080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Dietrich，您好！  

    我想告诉您，我正在与我们的内部系统团队合作，以回答这个问题。 他们更好地了解SOMI线在3引脚模式下的行为方式。 我们一找到解决方案，我就会尽快向您提供最新信息。 感谢您的耐心等待。

    此致，  
    Caleb Overbay

  • 0
    TI__Guru**** 2537080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Dietrich，您好！

    我对长期拖延表示歉意。 我已经能够验证当时钟在3引脚模式下变为非活动状态时，SOMI线路将保持最后传输的逻辑状态。 此外，当时钟再次激活时，在3引脚SPI模式下，无论数据是否已放在TX缓冲区中，都始终从MSP430传输数据。 我的建议是，当CS信号处于非活动状态时，禁用SOMI引脚的SPI功能。 这可以通过清除SOMI引脚的相应PxSEL位来实现。 这将不允许SPI模块控制引脚。 然后，当CS处于活动状态时，通过PxSEL位重新启用该引脚。

    此致，
    Caleb Overbay
  • 0
    TI__Guru**** 2537080 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好，Caleb，
    谢谢，这清楚地表明了这一点
    此致，
    Dietrich