[参考译文] MSP430FR2155：SPI 通信和 SPI 时钟频率设置

您好、Balaji、

检查 FR2155数据表后、我看到您尝试使用的 SPI 位于 P1.1 (UCB0CLK)、P1.2 (UCB0SIMO)和 P1.3 (UCB0SOMI)上、因此您写入的寄存器不同。  

要将时钟系统配置为1MHz 默认值以外的值、TI Resource Explorer (TIREX)中提供了一个示例、展示了如何执行此操作。

尝试附加的修改代码示例。

int main(void)
{
    volatile unsigned int i;
    
    WDTCTL = WDTPW + WDTHOLD; // Stop watchdog timer
    // Set MCLK = 16MHz
    // Configure one FRAM waitstate as required by the device datasheet for MCLK
    // operation beyond 8MHz _before_ configuring the clock system.
    FRCTL0 = FRCTLPW | NWAITS_1;
    
    __bis_SR_register(SCG0);    // disable FLL
    CSCTL3 |= SELREF__REFOCLK;  // Set REFO as FLL reference source
    CSCTL0 = 0;                 // clear DCO and MOD registers
    CSCTL1 &= ~(DCORSEL_7);     // Clear DCO frequency select bits first
    CSCTL1 |= DCORSEL_5;        // Set DCO = 16MHz
    CSCTL2 = FLLD_0 + 487;      // set to fDCOCLKDIV = (FLLN + 1)*(fFLLREFCLK/n) = (487 + 1)*(32.768 kHz/1) = 16 MHz
    __delay_cycles(3);
    __bic_SR_register(SCG0);                        // enable FLL
    while(CSCTL7 & (FLLUNLOCK0 | FLLUNLOCK1));      // FLL locked
    
    P1OUT = 0x00; // P1 setup for LED & reset output
    P1DIR |= BIT0 + BIT5; //
    P1SEL0 = BIT1 + BIT2 + BIT3;
    
    UCB0CTLW0 &= ~UCSWRST;
    UCB0CTLW0 |= UCCKPL | UCMSB | UCMST | UCSYNC | UCSSEL__SMCLK; // 3-pin, 8-bit SPI master
    UCB0CTLW1 |= UCSSEL_2;
    UCB0BRW = 0x02;     // Assumes SMCLK = MCLK = 16MHz so divide by 2
    UCB0CTLW0 &= ~UCSWRST; // **Initialize USCI state machine**
    
    P1OUT &= ~BIT5; // Now with SPI signals initialized,
    P1OUT |= BIT5; // reset slave
    __delay_cycles(75); // Wait for slave to initialize
    MST_Data = 0xAA; // Initialize data values
    
    while(1)
    {
        UCB0TXBUF = MST_Data; // Transmit first character
        __delay_cycles(50000);
    }
}

您好、Balaji、

我们已经听过您的介绍、现在已经有一段时间了、因此我将假定您能够继续推进您的项目。
我将此帖子标记为已解决，但如果不是这种情况，请单击“这不能解决我的问题”按钮，并使用更多信息回复此主题。
如果此主题已锁定、请单击"提出相关问题"按钮、然后在新主题中描述您的问题的当前状态以及您可能需要帮助我们帮助解决您的问题的任何其他详细信息。