• 状态 Resolved
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 302 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430F2274：tSBW、EN 澄清

admin
Guru**** 2513195 points
Other Parts Discussed in Thread: MSP430F2274

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/978080/msp430f2274-tsbw-en-clarification

器件型号：MSP430F2274

大家好、

你好。

我们的客户计划在 MSP430F2274的共享 JTAG 引脚上使用 BSL 进入序列。 在器件的数据表中、注释(1)第57页中提到、访问 Spy-Bi-Wire 接口的工具在将 TEST/SBWCLK 引脚拉为高电平后需要等待最大 tSBW、EnTime、然后再应用第一个 SBWCLK 时钟边沿。

"mximum"不应改为"mimum"？ 请注意、tSBW、Entime max 为1uS。

谢谢！

艺术

  • 0
    TI__Guru**** 2513195 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    大家好、

    对此进行了任何更新？

    谢谢！

    艺术

  • 0
    TI__Guru**** 2513195 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Art、

    数据表看起来是正确的、但我认为我看到了这种混淆。 SBW 接口表中删除了该参数

    "(1)在将 TEST/SBWCLK 引脚拉为高电平后、访问 Spy-Bi-Wire 接口的工具需要等待最大 tSBW、En 时间、然后再应用第一个 SBWCLK 时钟边沿。"  

    数据表显示、一旦 TEST/SBWTCK 被拉至高电平、SBW 工具必须将其保持在高电平至少1us (tSBW/en 最大时间)。  tSBW 是 SBW 模块启用所需的时间、因此为了保证在所有器件上启用它、您必须始终超过此值。  

    因此、是的、SBWTCK 应该至少保持高电平或1us。  

    希望这样可以清除它。  

    谢谢、

    JD   

  • 0
    TI__Guru**** 2513195 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 JD！

    但是、数据表 SBW 接口表中的句子"(1)访问 Spy-Bi-Wire 接口的工具需要在将 TEST/SBWCLK 引脚拉为高电平后等待"最大 tSBW、En 时间"、然后再应用第一个 SBWCLK 时钟边沿。" 应读为'mimum tSBW、en time'才能有意义。

    当您"必须"等待某件事时、隐式指定的等待时间是所需的最短时间。 当然，我们可以在最短时间内等待任何其他时间:-)，这样最长的等待时间是没有意义的。

    此致、

    艺术

  • 0
    TI__Guru**** 2513195 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、Art、

    这里的混淆是因为需要满足的时间段实际上在表中定义为"maximum t_sbw、en time"。  因此、从技术角度而言、这句话应为 " (1)访问 Spy-Bi-Wire 接口的工具在将 TEST/SBWCLK 引脚拉为高电平后需要等待至少一段"mx tSBW、en"时间、然后再应用第一个 SBWCLK 时钟边沿。  

    我知道这看起来有点令人困惑、可能措辞略有不同、但术语"maxum tSBW、en"很重要。

    谢谢、

    JD