This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430F5437A:用于 I/O 和次级用途的 GPIO 选择位

Guru**** 2382480 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/973602/msp430f5437a-gpios-selection-bit-for-i-o-and-secondary-purpose

器件型号:MSP430F5437A

各位专家:

GPIO 在不影响代码部分的情况下变为高电平的可能原因是什么、我们实际上在尝试将该 GPIO 设为高电平。

我们已验证

在调试模式下运行时、代码完全不会到达 GPIO 处的中断、从而使高电平有效、但我们看到 GPIO 引脚上的高电平有效

2、在代码中启用了 GPIO 引脚变为高电平的日志、没有看到任何日志、但我们看到 GPIO 引脚为高电平有效。

您对此有什么建议/想法。

谢谢、

古拉夫

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    将某个引脚的 PSEL 位置1 (参考您的主题行)可能会导致 GPIO 变为高电平。 一个示例是 UART 的 Tx 引脚。