[参考译文] MSP430F6726A：关于 SMCLK 频率的动态变化

您好！  

由于 SMCLK 可以从 DCOCLK 或 DCOCLKDIV 配置、如果 DCOCLKDIV (1MHz)=1/8*DCOCLK (8MHz)、您可以将 SD24_B 的 SMCLK 源设置为 DCOCLKDIV、然后 在 SD 转换后切换到 DCOCLK。 如果 UART 设置为使用8MHz SMCLK、则在 SMCLK 为1MHz 时无法使用 UART。  

如果 DCOCLKDIV 不能设置为1/8*DCOCLK、并且 SMCLK 源固定为来自 DCOCLK、则必须将  SD24_B 的 DCOCLK 配置为1MHz、然后在 SD 转换后将 DCOCLK 配置为8MHz。 但这将会引入由于 FLL 锁定时间引起的时钟稳定时间延迟、从而可能影响 UART 通信。  

我发现 SD24_B 的时钟源可以来自 MCLK。 因此、最好的方法是将 MCLK 分配为 SD24_B 时钟源、并将 SMCLK 分配为 UART 时钟源。 MCLK 可被设定为从 DCOCLK 或 DCOCLKDIV 中获得。 那么 UART 通信和其他外设将不会受到影响。  

谢谢、  

Lixin