请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：MSP430G2553 主题中讨论的其他器件： MSP430FR2676
您好！
你好。
我们的客户正在使用 MSP430G2553、他们有以下问题。 我们感谢你在这一问题上的帮助。
"我对电容测量应用的选通时间有疑问。 我正在使用引脚振荡器方法(即 RO_PINOSC_TA0_WDTp)。
在 SLAA574的第18页第4.2节中、您可以写出："对于 RO 方法、具有高栅极时钟频率会增加电极扫描期间的功耗。 如果可能的话、具有较低时钟频率和较高时钟频率的组合
首选累积周期。"。 因此、我要说、低功耗应用的最佳设置包括尽可能最低的工作频率和最高的累积周期值(即、对于作为选通时间的看门狗实施、为8192)。
在 SLAA515B 的第8页的第4.2.3小节中、您会写："增加 SMCLK 的频率并降低
例如、WDTp_GATE 编号将其从 WDTp_GATE _8192更改为 WDTp_GATE _512、然后
缩短选通时间以及降低功耗。"。 在这里、我要说、为了实现低功耗、最好使用更高的频率以及最低的累积周期值。
此时、我感到困惑、也许我缺少一些东西。 在我看来，这两份文件之间似乎有着相互的对比。 我的目标是获得尽可能低的功耗、我已经使用 ACLK 以大约1.5kHz 的频率为 WTD+供源(我正在使用 VLO 作为时钟源)、但我无法理解什么是最佳的：高或低累积周期？"
期待您的意见。谢谢。
此致、
Cedrick
