• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 194 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430FR2355：VLO 时钟频率容差

admin
Guru**** 2535150 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/1007592/msp430fr2355-vlo-clock-frequency-tolerance

器件型号：MSP430FR2355

我正在开发一个应用、该应用将大量使用 VLO 时钟。 时序并不重要、但我无法在指定的10kHz 频率上找到任何容差。 我在经过校准的示波器上测量了 Launchpad、得到了9.52kHz、即大约5%的误差。 我使用了非常简单的代码、通过切换输出引脚来生成信号。 VLO 为定时器 B 供源、该定时器在增模式下运行、周期由 TB0CCR0设置。 此外：技术规格表注意到、当从工作模式切换到 LPM3或 LPM4时、时钟将以更慢的速度运行、我确认了这一点。 当 CPU 处于活动状态时、VLO 时钟频率会有何种器件间差异？

  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Mike：

    作为参考、此处是数据表中的规格(以防其他人遵循此线程)。

    是的、这是一个好问题、您答对了。  没有初始"典型"容差规格、也无法判断器件之间的差异。  让我询问我们的产品测试团队、看看他们是否可以提供一些信息。

  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Mike：

    很抱歉耽误了很长时间、但从上海的生产基地获取数据可能需要一周左右的时间。

    基本上、有人告诉我生产中的 VLO 测试具有4kHz 下限和20kHz 上限。

    根据用于得出这些限值的初始特性数据、有一条峰值(大多数样本)在11.5kHz 左右、左尾向下到7.5kHz、右尾向上到17kHz 的钟形曲线。  该数据是在30C 和3.0V 条件下收集的。

    不过、这并不能告诉您温度的影响、因此我确定其中是否有任何一项实际上对您有所帮助、除了您知道的情况外、在30C 和3.0V 时、您永远不会看到 VLO < 4kHz 或> 20kHz。

  • 0
    TI__Guru**** 2535150 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    事实上、TI 文档的确给出了一个容差：在 MSP430FR235x 数据表的第68页上、我看到以10kHz +/- 50%的频率列出的 VLO 频率、与您提供的数字和其他 MSP430数据表中显示的 VLO 频率容差一致。 我的应用程序太松了、因此我使用 REFO。 感谢您的帮助！