• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 209 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430F6779：EMDC 计量精度和采样折衷

admin
Guru**** 2394305 points
Other Parts Discussed in Thread: MSP430F6779A, MSP430I2041

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/991091/msp430f6779-emdc-metering-accuracy-and-sampling-trade-offs

器件型号：MSP430F6779
主题中讨论的其他器件： MSP430I2041

在 EMDC 中设置项目时、必须选择"Sampling Frequency (Hz)"和"OSR)"。

在我的情况下、我需要降低采样频率、因为我的应用需要更多的 CPU 时间。

降低 EMDC 中的采样频率会产生什么影响？

TI 能否提供有关此主题的任何文献、以了解如何在采样频率、过采样率和计量精度/精度之间进行权衡？

  • 0
    TI__Guru**** 2394305 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好！

    降低采样频率通常通过提高过采样率(OSR)来实现。 MSP430F6779A 器件允许调节调制频率和 OSR、而 MSP430i2041等器件具有固定的调制频率。 增加 OSR 通常会提高 Σ-Δ ADC 的分辨率、这应转化为更好的计量精度。 该分辨率通常称为有效位数(ENOB)。

    降低采样频率的一个需要注意的问题是、它会降低可在不发生混叠的情况下测量的最大输入频率。 例如、如果您需要采集2kHz 信号、则需要至少4kHz 的采样频率。 如果将其降低至2kHz、则只能捕获高达1kHz 的信号。

    我建议使用两种资源。 首先、请查看 MSP430F6779A 数据表中的图5-17、其中显示了 SINAD (另一种表示 ENOB 的方法)与 OSR 之间的关系。 第二、查看 《MSP MCU 上 Σ-Δ ADC 的常见问题解答 》应用手册。

    此致、

    James