[参考译文] MSP430F5438A：从 LPM3唤醒后的 DCO、FLL 设置

这个问题有两个略有不同的答案：问题、但我认为你的问题的答案是相同的：无论在哪种情况下、问题都是相同的。

在 ISR 中、FLL (SCG0)被禁用、但如果关闭 SCG0、并且 ISR 非常长、FLL 将稳定。

如果 ISR 执行唤醒操作、在唤醒前台、FLL 将(已经)启用、如果运行时间足够长、FLL 将稳定。  

在这两种情况下都不需要采取进一步行动。 如果我正确地猜测 init_clock()中的内容，它不会做任何事情来加快速度。 (不可能)最坏情况下的 FLL 稳定时间为32^2/32768 =~31ms。

感谢您的回复 Bruce。

是否有要测试的寄存器位来确认 FLL 已稳定？

Bruce、

从数据表(MSP430F543xA、MSP430F541xA 混合信号微控制器)的第48页可以看出、DCO 开启和稳定时间< 5us。 我假设这包括 FLL 稳定时间、因为它用于稳定 DCO。  

UCS 模块特有数字锁频环(FLL)硬件、此硬件与一个数字调制器协同工作来稳定
DCO 频率设置为所选 FLL 基准频率的可编程倍数。 内部 DCO
μs 快速导通时钟源并可在不到5 μ s 的时间内实现稳定。

您认为我可以信赖吗？

很抱歉、Bruce、再澄清一下：

唤醒时 DCO 时钟的频率误差范围是多少？

供参考

我的 init_clocks 例程调用 TI 生成的函数 CONFIG_MCLK ()、这会导致138ms 的固定延迟、等待 FLL 稳定：

init_clocks ()-> config_MCLK ()-> Init_FLL_settle ()

void Init_FLL_settle (uint16_t fsystem、uint16_t 比率)

｛

  volatile uint16_t x =比率* 32；

  init_FLL (fsystem、比率)；

  while (x--)｛

      _DELAY_CYCLES (30)；

  ｝

｝

DCO 误差在第5.20节的数据表(SLAS655F)表中进行了说明。

它引用0.1%/°C。 因此，如果您在 DCO 关闭时将温度85C->(-40C)偏移，则会产生(85-(-40)*0.1=12.5%的误差。 然后、8MHz DCO 将以9MHz 的频率运行、并在接下来的32ms 内漂移回8MHz。 这种转变可能会在西伯利亚的汽车发动机舱中发生超过半小时。

还有一个电压分量(1.9%/V)、但我不知道有什么应用会定期将电源电压转换这么多。

--------

我不熟悉这些功能。 您知道"比率"的值是多少吗？ 它的编码方式、其明显目的是等待尽可能长的稳定时间。 正如我所建议的那样、这几乎肯定比所需的时间长(很多)、尤其是当 CPU 仅处于睡眠状态100ms 时。

此外、InitFLL 可能会在 DCO 中设置初始值、实际上会取消 FLL 之前所做的一切。 如果是、这会产生反作用。

但我所能做的就是假设状态。 您比我更清楚您的设备的预期环境是什么。