This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CCS/MSP430AFE253:连续采样模式中的 ADC 输入开关

Guru**** 2387080 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/964406/ccs-msp430afe253-adc-input-switch-in-continuous-sampling-mode

器件型号:MSP430AFE253

工具/软件:Code Composer Studio

尊敬的团队:

请帮助 检查以下信息。 谢谢!

在芯片打开 ADC 以进行连续采样后、AD 通道输入的开关是否始终闭合?

如果它不总是闭合、那么每次生成 ADC 转换结果时、也就是下一次采样开始时、开关都会导通一次吗?

现在、ADC 的采样频率已调整为最高值、因为波形变化周期相对较快。 目的是尝试使采样波形不失真。 现在可以发现、在某些工作条件下、采样信号的相位正向偏移。 因此、请确认 AD 模块实际收集外部电压信号的时间点、以便排除故障。


电流采样电压变化不超过30mV、因此我认为这个滞后问题不应由 ADC 的阶跃响应引起。 我只能想到该开关对前端的影响

请帮助。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    SD24_A 是离散时间 Σ-Δ ADC;其实际采样(开关关闭)速率是调制速率。 该速率使用 sel 和 DIV 位进行设置、但通常约为1MHz。 [参考数据表(SLAS701B)第5.25]节

    设计人员的任务是提供针对奈奎斯特(OSR)频率的抗混叠滤波器(MCU 外部)。 简单的抗混叠滤波器(LPFS)易受频率相移的影响。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Susan、

    要添加到 Bruce 的评论中、请查看 我们的《MSP MCU 上 Σ-Δ ADC 的常见问题解答》 (SLAA957)应用手册、特别是 《常见 MSP Σ-Δ ADC 配置问题解决方案》部分。 它涵盖了重要主题、例如外部电路对最小稳定时间、基准设置时间等的影响

    此致、

    James