[参考译文] MSP430F2013：SD16时钟速度限制？

您好！

我不知道为什么您增加 OSR、但您可以降低噪声。 这毫无意义。

我不建议您将 SD_16设为8MHz、因为我们不会承诺超出数据表的性能。 实际上、我不知道原因。 我猜是 SD_16中的数字电路延迟不允许它在超过1.1MHz 的频率下工作。 结果可能会丢失数据。

当您使用 OSR = 64时、这意味着相同的速率为125kHz。 SNIAD 约为70dB。 这意味着分辨率约为11位。 如果您不关心功耗、 我建议您也可以尝试使用 SAR ADC。

伊斯天

我们使用1024的 OSR、 以在7kHz 采样时实现大约14位的有效分辨率。 为了将采样率保持在1MHz、我们得到128 OSR、并以系数10增加采样噪声。 对于我们的应用、进入 SD16的8MHz 时钟工作良好、但数据表外的指示是根据计时的。 是否有人可以提供 SD16时钟限制为1.1MHz 的原因？   

我认为它来自以下方面：

根据该逻辑、由于我们使用的是 PGA 增益= 1x、因此允许的最大采样频率比 PGA 增益32x 的采样频率高10倍。 如果在 PGA_GAIN=32x 时调制器频率额定值为1.1MHz、则在 PGA_GAIN=1时、它必须能够达到11MHz。 对吗？

我不这么认为、因为您还需要 考虑寄生电容。 此外、对于生产、您需要为恶劣条件留出一定的余量。

总之、我不建议您使用上述规格的 SD-ADC、因为我们无法正式承诺该函数运行良好。

此外、我会咨询同事、但没有人能给我一个明确的答案、为什么我们给出1.1MHz 的限制。

是的、有些客户希望承担风险。

但我的建议是在更多器件上测试它并运行很长时间。 实际上、我们不知道它会超出规格。 由于它是一个旧器件、我们没有设计人员可供参考。