[参考译文] MSP430FR2422：测试条件为&quot；总体未调整误差&quot；在 ADC 规格中

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/915683/msp430fr2422-test-condition-of-total-unadjusted-error-in-adc-spec

你(们)好

MSP430FR2422的数据表中提到的"总体未调误差(10位模式)"为±2LSB、测试 条件为"Veref+作为参考"。   

问题1.  此测试条件是否意味着 VR+= Veref+和 VR-= AVSS、但不意味着 VR-= Veref-？

问题2. 如果 Q1为是、则可通过将 DVSS 引脚用作 ADC 负基准来实现"+/-2LSB "。  我的理解是否正确？
其中、我期望 Si 裸片上的内部模拟 GND、AVSS 与 Si 裸片上的数字 GND 分开、AVSS 和数字 GND 通过键合线与 DVSS 引脚连接、 因此、即使 Si 裸片上的数字 GND 具有一些数字噪声、也能保持+/-2LSB。   

下面介绍了这个问题的背景。
我的客户将使用 I2C。  I2C 的 SDA 被分配引脚#16、在 PW PKG 版本中、该引脚也被分配给 Veref-。
在这种情况下、客户 Veref-作为 ADC 的负基准、以便客户需要确认上面的 Q1和 Q2。

与此背景相关、客户还希望确认以下几点 。

问题3. 如果 Veref+未用作 ADC 的正基准、  "总未调整误差(10位模式)"可以实现+/-3位数？

问题4. 如果使用 RHL PKG 版本、则 Veref+可作为 ADC 的正基准连接到 DVCC、而 Veref-可作为负基准连接到 GND、使用分配引脚#10和#11的 I2C 功能。  其中、DVCC 为3.3V。  理解是否正确？

此致、Taki