This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430F247:引脚#39;s 状态、直到内部上拉/下拉电阻变为有效

Guru**** 2378650 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/911654/msp430f247-pin-s-state-until-the-internal-pull-up-down-becomes-valid

器件型号:MSP430F247

你(们)好

器件上电后、每个引脚在内部上拉/下拉电阻生效前的状态是什么?

谢谢、此致、

哈塔。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Hata、您好!  

    上电和复位后、释放端口引脚 Px.y 处于输入状态;因此显示高阻抗。

    对于每个端口引脚、数据表中显示了一个等效的原理图。

    正如您在上面看到的、这组引脚显示了一个称为"总线管理器"的小盒子。 这是一个极周的正反馈驱动器、可避免输入可能悬空并导致不必要的信号变化。 因此、不会看到高阻抗语句为1兆欧或以上、而是介于30千欧和300千欧之间。

    上拉和下拉由您的代码进行编程。   在 复位释放和 IO 设置之间、端口引脚处于输入状态、如上所述。

    祝你度过美好的一天

        Johann