您好、香榭丽舍
一位客户报告了 GPIO 中断问题。 Leo Hendrawan 在2014年已经报告了同样的问题,这可能与具体情况有关,为什么这种情况没有更经常出现:
端口1的引脚4、5、6被配置为输入。 P1DIR &=~(BIT4 | BIT4 | BIT6);
引脚4&5被设定为上升斜率中断。 P1IES &=~(BIT4 | BIT4);
引脚4和5已激活 GPIO 中断。 P1IE |= BIT4 | BIT4;
不能、可以观察到引脚6上的上升斜率也会触发中断。
如果引脚4和5的中断被禁用、引脚6的问题也消失了。
如果现在为引脚4激活了中断、引脚5和6上也会报告中断。
引脚5也是如此。 如果在引脚5上激活了中断、您还将看到引脚4和6的中断。
也许有一个简单的解决方案。 如果您能对此进行研究、那将会非常棒。