[参考译文] MSP430F2416：我们能否减少中断延迟周期

[引用 USER="Prakash Balagangatharan"]是否有人想减少此中断延迟周期？

CPU 的延迟取决于时钟速度和架构。 如果：1)以最大时钟频率运行 CPU 和外设时钟、2)不使用 LPM 模式(LPM0除外) 3)确保在中断即将发生时不禁用全局中断4)、则可以实现特定芯片的最小中断延迟 确保 CPU 未执行复杂指令，需要在中断即将发生时执行多个 CPU 周期，NOP 正常：)

微控制器的中断延迟是硬件中断和 ISR 代码第一个 CPU 指令的第一个时钟周期之间的时间。 此时、ISR 尚未完成、因此应确保 ISR 代码尽可能高效、可能在汇编器中手动编码。

如果上述情况仍然不够好、只需寻找速度更快的微控制器即可。 如果您关心速度、以16MHz 运行的 MSP430应被视为慢速微控制器。 周围有很多快得多的芯片。