• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 437 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] MSP430FR2311：从 MSP430g2332迁移到 MSP430FR2311

admin
Guru**** 2771175 points

Other Parts Discussed in Thread: MSP430G2332, MSP430FR2311

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/595499/msp430fr2311-migration-from-msp430g2332-to-msp430fr2311

器件型号：MSP430FR2311
主题中讨论的其他器件：MSP430G2332、

我使用的是 MSP430g2332。 但我想更改为 MSP430FR2311。 因此、我需要将代码从 g2332迁移到 fr2311。 我现在有4个问题、

1.我可以将 DCO 频率设置为非默认值吗？ 例如380KHz 或2MHz。

2.它们的定时器之间是否有任何差异？

他们的 ADC 之间是否有任何差异？

4.它们的 I/O 中断之间是否有任何差异？

  • 0
    TI__Guru**** 2771175 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Destin、

    您会发现以下移植指南(SLAA649)非常有用： www.ti.com/.../slaa649d.pdf

    MSP430G2332：一个16位 Timer_A、8通道 ADC10与 MSP430FR2311：两个16位 Timer_B、8通道 ADC10、但具有完全不同的 ADC 内核和寄存器属性/设置。 是的、DCO 可被设定为一个与其缺省值不同的值、但是这是通过时钟系统(CS)寄存器完成的、而不是使用 DCOCTL/BCSCTL1的校准设置。 端口中断基本上保持不变。 我建议您参考涉及的外设的 FR2311示例。

    此致、
    Ryan
  • 0
    TI__Guru**** 2771175 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Ryan、

    非常感谢。 关于第一个问题、FR2311的自设置频率是否与校准设置 DCO 一样准确？
  • 0
    TI__Guru**** 2771175 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Destin、

    为了确保 FLL 可以锁定、建议对最大有效值以外的目标时钟频率进行 DCO 软件调整(FR2311为16MHz)。  您可以在《MSP430FR4xx 和 MSP430FR2xx 系列用户指南》的第3.2.11节中找到调整指南。

    我们还提供了一个代码示例 msp430fr231x_CS_07.c 、以展示如何将 MCLK 配置为1MHz 并使用 DCO 软件调整来锁定 FLL。 您可以修改宏定义  MCLK_FREQ_MHz 的参数并将函数  Software_Trim ()重复用于您的目标时钟频率。

    8MHz 目标时钟频率的示例：

    步骤1：修改第72行中的宏

    #define MCLK_FREQ_MHz  1 => #define MCLK_FREQ_MHz   8.

    步骤2：将 DCO 配置为您的目标频率、例如代码示例的第77~82行。

    步骤3：启用 FLL (line82)后调用 Software_Trim ()。 以下面的一个示例为例： 

    CSCTL3 |= SELREF_REFOCLK； //将 REFO 设置为 FLL 基准源
CSCTL1 = DCOFTRIMEN_1 | DCOFTRIM0 | DCOFTRIM1 | DCORSEL_3；// DCOFTRIM = 3、DCO 范围= 8MHz
CSCTL2 = FLLD_0 + 243； // DCODIV = 8MHz
_DELAY_CYCLES (3)；
_BIC_SR_register (SCG0)； //启用 FLL
Software_Trim ()； //软件调整以获得最佳 DCOFTRIM 值

    Wei、

    MSP 客户应用

  • 0
    TI__Guru**** 2771175 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Wei、

    非常感谢您的支持！
  • 0
    TI__Guru**** 2771175 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您好 Destin、

    听起来不错。

    但请注意低于1MHz 的时钟设置、例如380KHz。 然后、您应该将 DCO 配置为高于1MHz、然后通过 DIVM 位将其分频为380KHz、例如1.52MHz/4 = 380KHz。