请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：MSP430FR6047 用户手册中有以下段落
22.2.4数据传输控制器(DTC)和内部数据缓冲器
SDHS 支持高达8MSPS 的输出数据速率、这比系统 DMA 支持的更快、因此
SDHS 有一个专用数据传输控制器(DTC)和一个内部数据缓冲器、可支持多达8个
到目标存储器的 MHz 数据传输速度。
图22-14显示了输出数据路径的方框图。 数字滤波器的转换结果将变为
首先是内部数据缓冲器。 缓冲器具有64字的深度。 一旦中有新数据可用
缓冲器、数据由系统时钟锁存(称为与系统时钟同步)并被写入
SDHSDT 寄存器。 然后、DTC 从 SDHSDT 寄存器中读取数据并传输到目的地址
内存位置。
DTC 可能需要多个采样周期才能将数据传输到系统存储器。 因此、
选择缓冲深度可在系统时钟等于或时实现8MHz 数据传输速度
SDHS 输出数据速率。 选择 SDHSCTL1.OSR 位或系统时要小心
时钟频率。 系统时钟频率必须等于或大于 SDHS 输出数据速率、
或者可能发生数据溢出。
系统时钟频率≥SDHS 输出数据速率
SDHS 输出数据速率= PLL 输出频率/SDHSCTL1.OSR
问题：
如何了解系统时钟频率？
系统时钟频率表示 MCLK 或 SMCLK 或其他器件。
如果我使用 DTC 或 CPU 从 SDHSDT 寄存器读取数据、MCLK 和 SMCLK 之间的频率设置是否有任何差异？
内部数据缓冲器是否是 FIFO 缓冲器？
如果我不读取 SDHSDT 寄存器、新生成的数据是否会位于缓冲区中(当缓冲区中的数据少于64 16位时)、而不是 SDHSDT 寄存器中？
