MSP430团队、
我对错误 USCI35感到困惑。 从 slaz546p 开始：
来自器件数据表 slas897A 的这些时序为：
问题1：为什么勘误表仅指示标准模式？ 此勘误表是否也会影响快速模式？ 我看不到外设在这两种模式之间进行选择的任何控制位。 相反、我看到的唯一区别是上面的 THD、STA 和 Tsu、STA 时序、并且这些时序在100kHz 以上更加严格。
问题2：当 MSP430处于 I2C 从模式时、上面数据表第5.34节中显示的 THD_STA 和 Tsu、STA 时序似乎是要求。 我们不会对 MSP430处于主控模式时的实际时序做任何说明。 因此、勘误表似乎表明 MSP430可能违反其自身的设置和保持时序。 我们不知道它是否违反了其他从器件的实际时序要求。 对吧？
谢谢、
David
尊敬的 David：
希望我能帮您清除问题。
[引述 USER="David M. Alter"]问题1：为什么勘误表仅指示标准模式？ 此勘误表是否也会影响快速模式？ 我看不到外设在这两种模式之间进行选择的任何控制位。 相反、我看到的唯一区别是上面的 THD、STA 和 Tsu、STA 时序、并且时序在100kHz 以上要严格得多。[/引述]
勘误表仅指示标准模式、因为这是唯一受影响的模式。 您没有看到外设的任何模式控制位的原因是 I2C 规范。 当 fSCL 频率大于100kHz 时、模块知道模式是快速模式。 当它等于或小于100kHz 时、模块知道它处于标准模式。 因此、SCL 时钟频率定义了模式。 从实现的角度来看、添加一个额外的位来指示当 SCL 频率已经定义并且可以手动配置为不同模式时所需的模式是没有意义的-可能会有冲突。 有道理？
[引用用户="David M. Alter"]问题2：当 MSP430处于 I2C 从模式时、上面数据表第5.34节中显示的 THD_STA 和 Tsu、STA 时序似乎是要求。 我们不会对 MSP430处于主控模式时的实际时序做任何说明。 因此、勘误表似乎表明 MSP430可能违反其自身的设置和保持时序。 我们不知道它是否违反了其他从器件的实际时序要求。 正确？[/报价]
实际上、这些设置和保持时间是针对主控模式的、因为主控器件发送重复启动条件来指示更多数据通过总线、而不会放弃对总线上的另一个主控器件的控制。 实际上、上面第5.34节中显示的保持时间适用于正常启动条件和重复启动条件(因此、"重复"一词周围的括号)。 有道理？
MSP430
MCU 上常见 eUSCI 和 USCI 串行通信问题的解决方案
此致、
James
MSP 客户应用
