请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：MSP430FR2111 主题中讨论的其他器件： MSP430FR2000
您好、专家！
向 CX 寻求有关此查询的帮助：
问题：
我们 从测量结果中得出结论：REFO 不会关闭(请查看下面我们是如何得出此结论的)。 我们想知道这是否是 MSP430FR2111系列中的一个已知问题。 如果没有、如何 解决此问题？ 我们的主要目标是降低有源模式下的电流消耗。
数据表中的信息：
根据用户指南《MSP430FR4xx 和 MSP430FR2xx 系列》第103页的第3.2.3章"内部修整低频基准振荡器(REFO)："REFO 未使用时无功耗"
根据 MSP430FR21xx 和 MSP430FR2000混合信号微控制器的数据表、第24章第8.12.3.4章 REFO：REFO 振荡器在3V 电压下的电流消耗为15uA
我们进行了两次测量：
1.) 我们使用 REFO 作为 MCLK 作为 SMCLK、使用 ACLK。 FLL=OFF、DIVM=1、DIV=1
-> MSP430的功耗= 71.87 μ A 电压为3V
2.) 我们在 XT1IN 引脚上使用了外部32.768kHz 推挽时钟、XT1BYPASS 作为 MCLK 作为 SMCLK、作为 ACLK。
FLL=OFF、DIVM=1、DIV=1
-> MSP430的功耗= 72.12 μ A 在3V 电压下(预期功耗为71.87-15= 56.87uA )
C 语言代码：
测量值一、时钟设置：
__bis_SR_register(SCG0); //disable FLL CSCTL4 |= SELMS__REFOCLK | SELA__REFOCLK; // selcect REFOCLK 32.768kHz
测量二、时钟设置：
//P2SELx = 10 set at pin 1.7 pinFunction to XIN P2SEL1 |= BIT7; //1 MSB P2SEL0 &=~ BIT7; //0 LSB // 1b = XT1 sources externally from pin (0_UsersGuide_MSP430FR4xx_and_MSP430FR2xx.pdf S.120) CSCTL6 |= XT1BYPASS; // must be done before asking if everthing is ok of course! do{ // waiting for OFIFG is a must, otherwise REFCLK is selected as fall back CLOCK! // the reason: FLL can only be disabled after OFIFG is Low CSCTL7 &= ~(XT1OFFG | DCOFFG); // Clear XT1 and DCO fault flag SFRIFG1 &= ~OFIFG; }while (SFRIFG1 & OFIFG); // Test oscillator fault flag __bis_SR_register(SCG0); //disable FLL CSCTL4 |= SELMS__XT1CLK | SELA__XT1CLK; // selcect external CLK source (RTC) for MCLK | selcect external CLK source (RTC) for ACLK CSCTL3 |= SELREF__XT1CLK;e2e.ti.com/.../configure请为您提供帮助。
此致、
阿奇·A·阿奇
