[参考译文] MSP430F5310：验证 XT1CLK 振荡器是否确实在使用 P5.4/XIN 和 P5.5/XOUT 引脚上的外部晶振...

您好！

只是仔细检查一下、您的引脚(P5SEL 寄存器)是否配置为外设功能而不是 I/O 功能？  此外、您能否向我发送您的时钟配置代码以便我进行再次检查？

谢谢！

苏珊

感谢你的帮助。  我已经验证与 P5.4和 P5.5相关的 P5SEL 引脚已设置为针对 XT1配置这些引脚。  我认为这无关紧要、但已将 P5DIR5设置为将 XOUT 配置为输出。  您能否确认是否需要进行此设置？  为了进行测试(仅限此目的)、是否可以使 XT1振荡器以40kHz 的频率运行？

根据您的请求、请找出下面的 XT1振荡器(UCS)初始化代码：

int main (空)
｛
//ErrorCodeT Ecode；
ErrorCodeT Ecode = NO_ERR；

uint16_t i = 0；
uint16_t CRC；
uint8_t * pUint_8；
//uint8_t toggle = 0；

//静态 uint16_t u16TestNum = 0；

const char * const abc ="ABCDEFGHIJKLMNOPQRSTUVWXYZ"；//测试字符串

WDTCTL = WDTPW | WDTHOLD；//停止看门狗计时器

/*初始化所有引脚*/
Ecode = Svc_initialio()；

//AAB -将所有时钟初始化都移至这里？？？
UCSCTL6 |= XT2OFF；//XT2振荡器关闭、检查！

//UCSCTL6 &=~XT1DRIVE_3；//XT1驱动设置、模式0是最低驱动/功耗
//UCSCTL6 &=~XT1DRIVE_3 | XT1DRIVE_1；//XT1驱动设置、模式1被增加驱动超过模式0
//UCSCTL6 &=~XT1DRIVE_3 | XT1DRIVE_2；//XT1驱动设置、模式2被增加到模式1之上
//XT1驱动设置默认为模式3，最大驱动

UCSCTL6 &&~XCAP_3；//清除所有 XCAP 位
UCSCTL6 |=(0x3 << 2)；//设置 XCAP 位、检查！

UCSCTL6 &=~XT1OFF；//XT1振荡器打开、检查！

//默认情况下 ACLK 使用 XT1CLK，除非下面选择了其它源...
//UCSCTL4 |= SELA _VLOCLK；//ACLK 使用 VLOCLK
//UCSCTL4 |= SELA __DCOCLKDIV；//ACLK 使用 DCOCLKDIV
//UCSCTL4 |= SELA __DCOCLK；//ACLK 使用 DCOCLK
//UCSCTL4 |= SELA _REFOCLK；//ACLK 使用 REFOCLK

UCSCTL4 &=~SELM_7；//清除所有 SELM 位
UCSCTL4 |= SELM__DCOCLK；//MCLK 使用 DCOCLK

UCSCTL4 &=~SELS_7；//清除所有 SELS 位
UCSCTL4 |= SELS__DCOCLK；//SMCLK 使用 DCOCLK

__ bis_SR_register (SCG0)；//禁用 FLL 控制环路
//立即结束复位(PUC)，DCO 设置为提供 DCOCLKDIV=1.048576MHz 和 DCOCLK=2.097152MHz
//导致 FLLD 位默认设置为2，使 DCOCLKDIV 乘以2x...

__delay_cycles(500000UL)；//延迟一个位，因为根据经验，这是需要的...

UCSCTL1 &=~DCORSEL_7；//清除所有 DCORSEL 位
UCSCTL1 |= DCORSEL_4；//通过 MSP430F5310数据表 DCOCLK 频率范围是12.3MHz - 28.2MHz

UCSCTL2 &=~FLLD_7；//清除所有 FLLD 位
UCSCTL2 |= FLLD__16；//将 DCOCLK 设置为16.8MHz 运行(基本为 DCOCLKDIV x 16)

__ BIC_SR_register (SCG0)；//启用 FLL 控制环路

__delay_cycles (1000000UL)；//稳定延迟

//重置已(临时)设置的任何标志...
if (UCSCTL7 && XT1LFOFFG)｛
UCSCTL7 &=~XT1LFOFFG；
}

if (UCSCTL7 && XT2OFFG)｛
UCSCTL7 &=~XT2OFFG；
}

if (UCSCTL7 && DCOFFG)｛
UCSCTL7 &=~DCOFFG；
}