[参考译文] MSP430F6436：同时使用 P6.6和 P7.6时的 DAC 干扰

https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/1244498/msp430f6436-dac-glitch-when-using-p6-6-and-p7-6-at-the-same-time

您好！  

使用 P6.6上的 DAC0由2.5V 的基准电压产生0.4至2.0V 输出。

如果您将其用作 P7.6的端口 GPIO 并将其设置为"High"、则 P6.6的 DAC0的输出将比电流输出下降大约0.15V。 将其他端口设置为"高"不起作用。

P7.6中的 DAC0具有双重功能、但这有什么影响吗？ 如果有任何对策、请告诉我。

我怀疑这与下面的问题有关。
https://e2e.ti.com/support/microcontrollers/msp-low-power-microcontrollers-group/msp430/f/msp-low-power-microcontroller-forum/647668/msp430f5659-glitch-at-dac0-on-pin-p7-6-when-togling-digital-output-p6-6?tisearch=e2e-sitesearch&keymatch=P7.6%E3%80%80P6.6#

此外，勘误指南从网络上消失，因此无法确认它是否为勘误表。

谢谢。

科诺