• 状态 Resolved
  • 已锁定 已锁定
  • 回复 9 回复
  • 订户 0 订户
  • 视图 526 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TRF7960A：TRF7960A 的停止条件

admin
Guru**** 2756835 points

Other Parts Discussed in Thread: TRF7960A

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/wireless-connectivity/other-wireless-group/other-wireless/f/other-wireless-technologies-forum/682011/trf7960a-the-stop-condition-of-trf7960a

器件型号：TRF7960A

你好！

 

请参阅随附的 Stop 条件文件。

您能告诉我参考指南中的时间规格在哪里描述？

如果不是、我们是否可以建议客户至少使用30ns、而这取决于条件、波形舍入)？

 

此致、

 

不适用

 

e2e.ti.com/.../TRF7960A_5F00_Stop-Condition.xlsx

  • 0
    TI__Guru**** 2756835 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Naoki-San、您好！

    看起来没有为此发布的规范。 60A 使用无 SS 的 SPI 的人不多、因此我想这种情况之前还没有出现。 我会说停止条件时序可能受相同的启动条件容差的控制、因此基于图像、50ns。
  • 0
    TI__Guru**** 2756835 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    拉尔夫

    对于具有 SS 的 SPI、在使用 SS 控制停止时、您对间隙有任何限制吗？

    GAP 表示 MOSI 的下降沿和 CLK 的下降沿之间的时间。

    此致、

    不适用

  • 0
    TI__Guru**** 2756835 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Naoki-San、您好！

    如果使用具有 SS 的 SPI、不应存在停止条件...？

    从最后一个时钟到 SS 高电平的 SS 滞后时间为200ns、如开关特性中的规格所示。  

  • 0
    TI__Guru**** 2756835 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Ralf、

    我的问题是 ：“当下降沿的数据在具有 SS 的 SPI 的高 SCLK 期间发生时，通信是否也会终止。

    此致、

    不适用

  • 0
    TI__Guru**** 2756835 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Naoki-San、您好！

    我不完全理解... 此外、TRF7960A 的 SPI 模式具有极性交换功能、因此我无法详细回答、除非我知道这是读取还是写入操作、因为极性不同、所以每种情况的答案都不同。 供参考的文件： http://www.ti.com/lit/an/sloa140a/sloa140a.pdf

  • 0
    TI__Guru**** 2756835 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Ralpha、

    请参阅随附 的文件、MOSI 下降沿的时序。

    我的问题是 TRF7960A、具有 SS 的 SPI 是否所有情况都可以接受？

    如果没有 、请告知您建议的时间间隔(如果您有规格)。

    您知道案例 A)由于波形的轮路而存在一些间隙。

    此致、

    不适用

    e2e.ti.com/.../MOSI-Falling-Edge.xlsx

       

  • 0
    TI__Guru**** 2756835 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    Naoki-San、您好！

    如果是写入周期、数据在上升沿计时、并且要求 MOSI 数据保持15ns 的最短保持时间(DS 的第10页)有效。 当 MOSI 在该15ns 保持时间之后下降、以确保其根据 SPI 时钟下降沿计时并不重要、只要在 SPI 时钟转换到上升沿后满足保持时间要求即可。

    我刚才在这里回答了一个类似的问题、并提供了一些更详细的信息： https://e2e.ti.com/support/wireless_connectivity/nfc_rfid/f/667/p/682470/2514564#2514564

  • 0
    TI__Guru**** 2756835 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    拉尔夫

    感谢您的意见。

    您能否确认我的问题并告诉我结论？
    我认为案例 B)也是错误的。 你同意吗？

    此致、

    不适用

      

  • 0
    TI__Guru**** 2756835 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    Naoki-San、您好！

    它会说情况 B 取决于时钟速度、即使如此、也应该是可以的。 例如、在4MHz 时、时钟高电平周期为125ns (针对高/低电平、总周期为250ns @ 50%)、因此15秒 MOSI 保持时间只是其中一小部分。 任何 MCU 都应能够满足该容差、 在这里、我看不到案例 B 的问题)、但我认为这没有明显的表现、因为大多数 MCU 的转换足够接近 A)如果没有高端示波器、通常不会看到它、 至少在该级别、这不是问题。