This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5718-HIREL:QSPI 的时钟输出抖动

Guru**** 657500 points
Other Parts Discussed in Thread: AM5718-HIREL
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1129801/am5718-hirel-clock-output-jitter-of-qspi

器件型号:AM5718-HIREL

您好的支持团队、

我想将 AM5718-HIREL 的 QSPI 用作主控模式。
在这种情况下、QSPI 时钟输出(qspi1_SCLK)的周期抖动是多少?
我在数据表中找不到描述。

此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好!

    有人可以在这里帮助我们吗? 谢谢。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尤雅

    我们不会为该时钟接口提供抖动规格。  

    您能否为您的问题提供背景信息?  我们可能能够根据您的问题提供替代规格。

    此致、

    Kyle

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kyle、

    感谢你的答复。

    我正在考虑使用 AM5718-HIREL 对定制板上的 QSPI 闪存进行读取访问时的 SCLK 频率。
    如下图所示、读取访问期间的建立时间(图中的③ μ s)由 SCLK 周期(图中的① μ s)和输出延迟时间(图中的② μ s)之间的差异决定。
    因此、我正在查找有关 SCLK 周期最差时间的信息、以确保设置时间符合数据表要求。

    QSPI Read

    此致、

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Kyle、

    请问您能向我提供有关此问题的最新信息吗?
    我期待您的答复。

    此致、
    尤雅

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    时钟抖动主要由 PLL 抖动决定、该抖动可高达2.5%。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    感谢你的答复。
    您非常有帮助。