This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM3874:pciedevice 启动问题

Guru**** 663810 points
Other Parts Discussed in Thread: XIO2001
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/976272/am3874-startup-problem-with-a-pciedevice

器件型号:AM3874
Thread 中讨论的其他器件:XIO2001

您好!

 

当连接了 PCIe 设备 TI XIO2001 (PCIe/PCI 桥接器)时、系统启动仍然存在问题。

另请参阅票证 https://e2e.ti.com/support/processors/f/791/t/942634

我们系统的简要架构:

 

在示波器图中、我们可以看到:

nGRST–表示 XIO2001的内部复位。 它仅连接到电容器。

nPCIeReset–此信号由 Sitara 控制。 在本例中、我们添加了一个下拉电阻器、因此信号仅由 CPU 释放

3V3–这是我们的电源电压、正如您看到的、它是稳定的

nPOR (PORz)–由上电和 FPGA 供电的电压芯片控制。 当系统未启动时、我们在 FPGA 中实施看门狗

AM_CDCM_CE–连接到 Sitara 并始终保持稳定

PCIeClockn`t–由于采样频率、我们无法很好地对其进行测量。

 

当我们想要读取 PCIe 寄存器时、CPU 残桩。

此问题在某些主板(> 10次)和其他主板(相同的硬件和软件)上重复出现,但不会出现。

我们将从 SPI 闪存引导

谢谢、此致

Chris

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    一些其他信息:

    我们将 PCIeClock 的范围限定在 PCIe 复位的上升沿。 为了确保 CDCM 芯片的输入引脚(尤其是 CE)稳定、我们在 Vcc (3V3)上连接了信号。

    尽管我们看到时钟的下降。 你有解释吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Chris、  

    很抱歉、响应延时。 我们的分配系统中有一些是混在一起的。 不确定自上一个帖子以来是否有任何进展、如果仍然存在电路板故障、我希望根据以下说明进行调试:

    1、从复位信号失效开始、最后一次示波器捕获的时钟干扰周期是多少、并检查延迟是否违反 PCIe 规范。  

    2.由于时钟信号是从 CDCM 生成的、XiO 设备是否会在时钟上产生噪声?

    我看到之前有一个主题的主题、一旦您确认、我将回顾详细的调试。  

    Jian