[参考译文] TMS320C5535：复位时的引脚状态和时钟输入容差(重新发布)

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1113189/tms320c5535-pin-states-at-reset-and-clock-input-tolerance-repost

各位专家、您好！

问题1：我是否正确理解了每个端子在复位时的状态、如下所示？

• 组中的所有引脚(高电平、低电平、Z、CLKOUT、同步0→1、 同步 x→1)是数据表"5.7.3.2复位时的引脚行为"中列出的输出状态。
• 上述引脚之外的所有引脚均为输入、具有高阻抗。

Q2：12.288MHz 输入时 CLKIN 的允许范围(±ppm)是多少？
如果您能向我们提供任何描述允许范围的数据、甚至 从一般角度来看、我们将不胜感激。

此致、
还不错