您好、专家：
我们的客户使用 J7设计其仪表组系统。 与旧的 J6 + MCU ( RH850 )相比，它们遇到了无法在 J7 系统中实现“最后模式”的问题。
J6 + MCU 系统、MCU 电源3.3V 客户使用二极管+ 2F 大电容器可以满足 MCU ADC 引脚的要求在2ms 时间窗口内将12V 压降探头、案例~200 - 300字节的最后模式状态发送到 EEPROM、如所附图片。
由于 TDA4x MCU 岛 VDD_MCU_0V85 + VDA_MCU_1V8 + VDD_MCUIO_1V8 + VDD_MCUIO_3V3、因此所有电源轨添加大电容器都是不合理的。 因此、我认为 J7 MCU 域无法满足客户的"最后模式"功能请求、使用相同的方法。 除了周期存储 EEPROM、 当12V 电源突然关闭时、我们是否有方法使 MCU 岛工作2ms、以将数据存储到 EEPROM？
此致！
韩涛
TI 建议监控您的系统输入电压并实施"功率损耗早期警告"控制、以便在断电序列开始之前实现任何处理器内部保留(将寄存器保存到存储器等)。
实际上、J6Plus EVM PDN/SCH 通过利用第一级降压控制器(TPS43351-Q1)的功能来实现 VBATT 功率损耗"早期警告"。 如下面的 SCH 和 PDN 快照所示、VLIM_12V0 (反向电压和电流限制输入调节后的 VBATT 输入)由 R 分频器网络(R39和 R21)分频。 当 VLIM_12V0超过4.02V 阈值时、这允许连接到 ENA 和 ENB 输入引脚的 EN_TPS43351网络禁用第一级控制器。 R-Div 提供了0.4232的分频因子、可将 ENA 和 ENB 输入的4.02V 转换为1.7V =最小 VIH。 因此、电源正常信号(PGA 和 PGB)会立即变为低电平、同时控制 器继续运行并为第二级 SoC PDN (TPS65917-Q1和 LP87565-Q1)提供 VSYS_3V3输入电压。 这为第二级 PMIC 提供了~1ms 的"早期警告"、并可选择为 SoC GPIO 提供断电内部维护。
PMIC 接收到"早期警告/关断信号"后、标准断电序列(由 TPS65917-Q1的 OTP 设置定义)即可开始执行 SoC 建议的断电序列。 对于内部数字状态机逻辑、917 PMIC 的最小输入电压为2.75V。 超过2.75V 后、PMIC 的内部状态机停止运行、模拟电源资源的数字控制停止、所有电压输出被禁用并开始放电。 我们在工作台上进行了测量和验证 PMIC OTP 设置提供了179us 的运行时间、从 PORz 置位到 VDDSHV_3V3电源轨(主要是3.3V 电源组中放电最快的电源轨首先在断电序列中禁用) 下降至低于最小 SoC 域输入电压。 实际上、从 PORz 置为低电平到 VSYS_3V3电源超过2.75V 所经过的总时间为~2.44ms、这是在 PMIC 数字状态机完全控制下完成建议的断电序列所需的足够时间。
希望这些设计和验证测试详细信息能满足您的需求...：)
J6Plus EVM SCH 快照、第32页-区域2D：
J6Plus EVM PDN 快照：
通过 OTP 验证测试进行下电范围捕获：
此致、
Bill McCracken
