[参考译文] 66AK2L06：JESD 接口速率-差异

admin

Guru**** 1120820 points

Other Parts Discussed in Thread: ADC14X250, 66AK2L06, RFSDK

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/730668/66ak2l06-jesd-interface-rate---difference

器件型号：66AK2L06
主题中讨论的其他器件：ADC14X250、 RFSDK、 TCI6630K2L

您好！

我们尝试对模拟信号进行采样。

我们使用了 RFSDK 2.03. 我们成功地正确运行了播放演示。

然后、我们选择 1x1-1xLTE80DEMO2-HC-JESD121121x DFE 配置。

但我们无法对模拟信号进行采样。

我的问题是：RFSDK2 DEMO2状态控制页面 JESD 接口速率为 245.76 MSPS。

但我们的定制设计板可以生成240Mhz 时钟

ADC14X250 CLKIN 信号 240Mhz 时钟。

这种差异(240mhz 与245.76mhz)是否会导致我们无法对模拟信号进行采样？

5 年多前

0 admin 5 年多前

TI__Guru**** 1120820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

时钟速率必须是信号处理的正确采样率、才能显示正确的信号。
应该有一个时钟用于开发 JESD 串行器/解串器速率、另一个时钟用于 ADC 采样速率、
它们需要锁定在一起。请修改您的时钟、或替换锁定到您参考的外部时钟。

还有 DFE GEL 文件、用于检查 JESD 状态是否正确、这表示正在接收 ADC 数据。
如果存在 JESD 错误、则会根据 JESD 逻辑将数据归零。
此致、
Joe Quintal

0 admin 5 年多前

TI__Guru**** 1120820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Joe、您好！

我们解决了时钟差异问题。但我们无法再次对模拟信号进行采样。

正如您说过的、我们尝试了 DFE GEL 文件。

结果：

脚本--> JESD_CHECK_ALL
C66xx_1：GEL 输出：===========
C66xx_1：GEL 输出：JESD_Check_All
C66xx_1：GEL 输出：===========
C66xx_1：GEL 输出：JESDTX 通道0已启用、分配给 TX 链路0
C66xx_1：GEL 输出：JESDTX 通道1已启用、分配给 TX 链路0
C66xx_1：GEL 输出：JESDRX 通道0已启用、分配给 RX 链路0
C66xx_1：GEL 输出：错误：JESDTX 链路0 SYSREF_1错误
：C66xx 错误：GEL 输出：C66xx JESDTX 通道0 SYNC_STUARY = 0 (SYNC)-等待同步请求、传输逗号
C66xx_1：GEL 输出：错误：JESDTX 通道0 SYNC_STUARY = 0 (SYNC)-等待同步请求、传输逗号
C66xx_1：GEL 输出：警告：JESDRX 通道0 FIFO 空标志已确认。
C66xx_1：GEL 输出：错误：JESDRX 通道0 FIFO 读取错误已声明。
C66xx_1：GEL 输出：错误：JESDRX Link 0 SYSREF 错误
C66xx_1：GEL 输出：错误：JESDRX 通道0 cs_state = 0 (init)-等待逗号、断言同步请求
C66xx_1：GEL 输出：错误：JESDRX 通道0 FS_state = 0 (逗号)-同步请求已断言或仍接收 GEL_INIT 输出：
C66xx：C66xx JESDRX Link 0在最早通道和最新通道之间的偏差为0。





脚本--> Check_JESD_Status
C66xx_1：GEL 输出：JESDTX 状态
C66xx_1：GEL 输出：JESDTX FIFO 错误通道0 = 0x00000000
C66xx_1：GEL 输出：JESDTX FIFO 错误通道1 = 0x00000000
C66xx_1：JESDTX FIFO 错误通道2 = 0x00000000
C66xx GEL 输出：0x0000DTX C66xx C66xx GEL 输出：0x00000000 C66xx C66xx
GEL 输出：错误：JESDTX Link 0 SYSREF 错误
C66xx_1：GEL 输出：错误：JESDTX Link 1 SYSREF 错误
C66xx_1：GEL 输出：JESDTX 首次同步请求(应为1)= 0x00000011
C66xx_1：GEL 输出：JESDTX 同步状态= 0x00000000
C66xx_1：GEL 输出：JESDTXC66xx_1：GEL
输出：GEL 输出：JESDTX C66xx JESDRX FIFO 错误信道0 = 0x00000300
C66xx_1：GEL 输出：JESDRX FIFO 错误信道1 = 0x00000000
C66xx_1：GEL 输出：JESDRX FIFO 错误信道2 = 0x00000000
C66xx_1：GEL 输出：JESDRX FIFO 错误信道3 = 0x00000000
C66xx_1：GEL 输出：JESDRX
错误信道0：JESDRX C66xx 错误链接1：错误 JESDRX Link 1 SYSREF 错误
C66xx_1：GEL 输出：JESDRX CS 状态= 0x00000000
C66xx_1：GEL 输出：JESDRX FS 状态= 0x00000000
C66xx_1：GEL 输出：JESDRX 通道0、状态= 0x00000000
C66xx_1：JESDRX 通道输出：JESDRX 通道1、状态= 0x00000000
C66xx 1：JESDRX 通道1：GEL 输出：0x00000000 C66xx
GEL 输出：JESDRX 通道3、STATUS = 0x00000000
C66xx_1：GEL 输出：信息：JESDRX 链接0在最早和最晚通道之间的偏差为0。
C66xx_1：GEL 输出：信息：JESDRX Link 1在最早和最晚通道之间的偏差为0。

我们将120kHz LVDS 时钟应用于 Lamarr_processor_0 AF30-AE30引脚(如 66AK2L06评估模块 )

我们将 ADC14X250寄存器地址0x12配置为值0x81

我们应用 ADC14X250器件时钟245 MHz

我们不对 ADC14X250应用 SYSREF。

问题可能出在哪呢？

谢谢

0 admin 5 年多前

TI__Guru**** 1120820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！
ADC 时钟必须为245.76Mhz。

在 JESD 故障排除中、如果 Rx FIFO 的状态不是0、则初始 JESD 设置失败、您必须重新启动整个过程。

按照入门和用户指南、您已经配置了外部 ADC14x250、然后启动了 RFSDK。

SYSREF 信号还显示错误、这有助于导致问题。如果您在 ADC14x250上未使用 SYSREF、请返回到66aK2L06 EVM 内部生成的 SYSREF。在 EVM 上、您有一个在板上生成122.88MHz 的时钟发生器、可转至66aK2L06、您可以将 FMC 连接器时钟更改为245.76Mhz、但可以更改时钟分频器值。

然后、您需要将差分245.76 MHz 时钟连接或重新路由至 ADC。

所有时钟都需要锁定在一起。串行器/解串器的高速率需要很好地匹配。

DFE GEL 文件、每当出现除0以外的 JESD Rx FIFO 错误时、必须重新启动。

删除 SYSREF 错误的工作、这也会导致 DFE 出现问题。
处理消除 DFE-JESD Rx FIFO 错误、当前软件不会从该错误中恢复、需要重新启动 RFSDK。

此致、
Joe Quintal

0 admin 5 年多前

TI__Guru**** 1120820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！

我收到了一条您拒绝回答的通知。我不知道您已经执行了哪些额外的步骤、时钟不可调节、

66Ak2L06上的串行器/解串器速率由122.88Mhz 时钟产生。您可以在高速产品-数据转换器论坛上查看、但我认为

ADC14x250需要一个 ADC 采样率的时钟。 66aK2L06串行速率、采样速率、JESD 模式必须在 ADC 和 DFE 输入66aK2L06之间匹配。

此致、

Joe Quintal

0 admin 5 年多前

TI__Guru**** 1120820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

Joe、您好！

我们确保 ADC 时钟245.76Mhz。

然后我们检查了其他时钟。我们没有发现问题。

然后我拒绝了你的答案。

但我们注意到、有些事情 可能很重要。

EVMK2L 评估模块 SOC (TCI6630K2L)器件速度范围-> 1.2GHz

我们的定制设计板 SOC (66AK2L06)器件速度范围 ->1GHZ

我们将 EVMK2L 评估模块 BMC 源代码移植到了我们的定制设计板、
我们还复制了 LMK 和 ADC 设置。我们没有更改任何设置。

设备速度范围的差异是否是问题所在？

感谢 Joe 的帮助和耐心

0 admin 5 年多前

TI__Guru**** 1120820 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好！
应针对您所需的器件设置器件速度范围主 PLL 和 ARM PLL。这是 Uboot 的一部分。

与 RFSDK 相关、只要适用于66ak2l06的122.88Mhz、适用于 Serdes 时钟的122.88Mhz、245.76Mhz 是谐波锁定的
时钟应该正常。

Sysref 需要来自分频后的122.88Mhz 时钟、它通常是 F 的2倍的幂、以实现您需要发送该数据的 JESD 锁定
发送到 ADC 和66aK2L06 SYSREF 的信号。随附了针对66aK2L06 SYSREF 的特殊 FAE 警报。

您需要对 ADC 进行初始编程。当您开始启动 RFSDK 时、最终 DFE 配置会尝试启动 JESD Tx 和 JESD Rx。
在您的特殊配置中、JESD Tx 应被忽略。 JESD Rx、SYSREF 应校准帧计数开始、您应该看到 JESD SYNCOUT 从66aK2L06到 ADC14x250为"0"。在 JESD 通道0上接收到 ADC 数据后、接收到的同步模式会导致66aK2L06上的 JESD SYNCOUT 变为"1"、然后 ILA 序列开始。在跟踪 RF ON 状态之后、请检查 GEL 文件以了解 JESD 状态、是否存在 Rx noSYSREF 错误、并且 JESD Rx FIFO 状态需要为0。只有这样、接收到的 Rx 数据才会基于 DFE Rx 进行信号处理。

如果无法将 JESD Rx FIFO0设置为0、请确保 ADC 端口连接到正确的 JESD 串行器/解串器。这可以更改、但需要不同的 DFE 配置、不同的 RFSDK 无线电选择和用例。请查看用户指南和入门指南。

在电路板上、您可以先使用 JESD 环回配置进行尝试、这将告诉您没有 ADC 的数字部分是否正常工作。

此致、
乔·金塔尔

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] 66AK2L06：JESD 接口速率-差异