[参考译文] TDA3LX：缓冲模型&quot；电阻器端接值&quot；

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/880473/tda3lx-buffer-model-resistor-termination-value

在提到线程标题时、我在这里有一组用于 TDA3LX 引脚之一的缓冲器模型。

SR000_DRV48_1P8_M#100  

SR011_DRV40_1P8_M#101 

SR010_DRV40_1P8_M#102等...

我对这些缓冲器模型有几个问题：

1) 1)如果我想运行信号完整性仿真、对于 DDR3L SRAM I/O 类型的布线、我选择哪种模型？ (我有其他不以 SRXXXX 开头的缓冲区名称、但它们是 DDR3L_ODT_60_1P5_M#118、DDR3_ODT_120_1P5_M#120等、因此我正在寻找类似于选择缓冲区模型的通用指南的内容。)

2) 2)如果建议标准端接值为50欧姆、是否应选择40欧姆或60欧姆或更高电阻？ (我的列表中没有显示任何具有50欧姆端接的缓冲器、是裸片端接还是裸片端接？

3) 3)为所选走线(如上述 DDR3走线)选择最合适的缓冲器模型的标准过程是什么？

谢谢。