This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AMIC110:DQS[x]到 DQ[x]偏移

Guru**** 1135610 points
Other Parts Discussed in Thread: AMIC110
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1228753/amic110-dqs-x--to-dq-x-skew

器件型号:AMIC110

您好!

我的客户询问我们关于 DDR3设计模式的问题。 您能帮助回答以下问题吗?

数据表如下表所示。

该表说明"DQS[x]至 DQ[x]偏差"应为最大25mil "。

 

q1) "mils"表示"mil"(1mil = 0.0254mm)、正确吗?

 

Q2) 如果是这样,则图案线长度的差异必须小于25mil (0.635mm),正确吗?

    如果是、客户认为这是非常苛刻的要求。 它太短了。

 

Q3) 这是带状线吗? 或微带状线?

 

Q4) 根据交流时序特性、设置和保持方面似乎有一些裕度。 所以、他们不认为需要相等的长度。

他们想知道25密耳的推导公式。 你能告诉他们吗?

由于电路板尺寸限制、等距接线实际上很困难。 如果应用该值、即使一个层间通孔也会偏离该值。

 

谢谢。此致、

秀明

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Hideaki-San:

    1)正确

    2) 2)是、字节通道(DQSx 和 DQx、DMx)的所有信号之间的偏差必须在25mil 以内

    3) 3)这是任何层的布线长度要求

    4) 4)我不知道是否有特定的公式、 这些要求是为那些不能执行电路板仿真并需要设计指南以保证运行的客户生成的。  当然、可以设计超出某些要求的电路板、但在这种情况下、我建议执行板级仿真。  请注意、AMIC110没有任何硬件矫正(仅限通过软件算法进行软件矫正)、因此、尤其在采用飞越式拓扑使用多个器件时、尤其应该使用这种方法。  他们只是使用一个 DDR 器件吗?

    此致、

    詹姆斯