[参考译文] TMS320C6204：用于电源和时钟电源序列

还可以

考虑到这是一个22岁以上的零件、我将尽我所能为您提供帮助。

我理解没有对 CVDD (PLLV)、DVDD 和 CLKIN 的供应顺序的规定是正确的吗？

查看数据表、我没有找到任何依赖项。 这一段建议同样,至少对于电源:

CVDD (PLLV)和 DVDD 电源电压的上升时间是否有任何调节？

数据表未指定任何要求。

作为背景、我的客户更改了电源电路中的一些组件(围绕 CVDD (PLLV)、DVDD)、并且出现了 PLL 无法工作的问题。(CLKOUT1输出无任何内容。)

与以前的电路板进行比较会很好。

另外、请务必查看数据表中列出的电源设计注意事项、尤其是 可能需要内核电源提供过多的电源
为每个 DSP 提供2A 电流、直至 I/O 电源上电。  这意味着应尽可能减小 CVDD 和 DVDD 之间的延迟。  

——保罗

Paul、你好！

Apple Tang 说：

鉴于这是一个22年以上的旧部件，我会尽力提供帮助。

很抱歉这么晚才回复、非常感谢您的支持。

Apple Tang 说：

此外，请务必查看数据表中列出的电源设计注意事项，尤其是 可能需要内核电源提供过多电源
为每个 DSP 提供2A 电流、直至 I/O 电源上电。  这意味着应尽可能减小 CVDD 和 DVDD 之间的延迟。  [/报价]

您能否解释一下、"  在 I/O 电源上电之前、每个 DSP 可能需要内核电源提供超过2A 的电流"的要求可能会如何影响这个 PLL 的问题？
甚至可能的视图也会有所帮助。  由于数据表未指定电源序列、因此他们希望了解测量的有效性。

下面是进展情况。

• 我们要求客户在进行更改之前重新检查电路板上的波形。 (因为测量方法不正确)。
• 临时测量的区别点将是3.3V 和1.5V 之间的上升速度。 (在变化之前、它们上升得更快、几乎同时发生。)
• 如果更改前由电路板提供的电源在更改后直接输入到 DSP、则它可以正常工作。
• 他们将进行试验、以将1.5V 的上升时间延迟到足以满足"  每个 DSP 可能要求内核电源提供超过2A 的电流、直到 I/O 电源上电"的要求。

此致、
还可以

恐怕对于数据表中详述的内容、我没有其他信息了。  

如果他们的新解决方案的驱动能力较低、可能就是问题所在？

—保罗

 Paul、你好！

感谢您的支持。

Apple Tang 说：

恐怕对于数据表中详述的内容、我没有其他信息。  [/报价]

这可能是不合理的请求、但是否可以共享 C6701 EVM 的电源波形？

我们在网上研究发现、建议使用 C6201EVM 来评估 C6205、由于有一本 C6201EVM 和 C6701EVM 的通用手册、因此我们认为 C6701EVM 可能是标准。 但很抱歉、我们没有自己的 C6701EVM。
目前、数据表中没有规定、作为客户、我们没有参考波形来显示对策的充分性。 修改前的电路板(PCB 前)具有一个可正常工作的 PLL、但电源波形具有一些可疑点。
如果没有参考波形、我们认为客户别无选择、只能自行全面评估情况并自行确定情况的有效性。

Apple Tang 说：

如果他们的新解决方案的驱动器能力较低，也许这可能是问题吗？

不确定这是否解答了您的问题。 其他信息。

• 由于一个实验的结果、1.5V 上升的时间被充分延迟、PLL 不工作。
• 客户执行以下实验以检查更改(OK-PCB)后电路板是否正常工作以及 PLL 是否正常工作。
  在 OK-PCB 上生成1.5V 电压的稳压器更改为具有快速上升时间(从大约 600us 到300us)的稳压器、并从 OK-PCB 向有问题的电路板(NG-PCB)输入3.3V 和1.5V 电压。

此致、
还可以

[/quote]

这可能是一个不合理的请求，但是否可以共享 C6701 EVM 的功率波形？

我无法获取该内容、

• 由于一个实验的结果、1.5V 上升的时间被充分延迟、PLL 不工作。
• 客户执行以下实验以检查更改(OK-PCB)后电路板是否正常工作以及 PLL 是否正常工作。
  在 OK-PCB 上生成1.5V 电压的稳压器更改为具有快速上升时间(从大约 600us 到300us)的稳压器、并从 OK-PCB 向有问题的电路板(NG-PCB)输入3.3V 和1.5V 电压。

[/报价]

如果我理解这一点、上升时间的变化可以解决问题？   

——保罗

 Paul、你好！

很抱歉迟到了回复。

Apple Tang 说：

O.H 说：

• 由于一个实验的结果、1.5V 上升的时间被充分延迟、PLL 不工作。
• 客户执行以下实验以检查更改(OK-PCB)后电路板是否正常工作以及 PLL 是否正常工作。
  在 OK-PCB 上生成1.5V 电压的稳压器更改为具有快速上升时间(从大约 600us 到300us)的稳压器、并从 OK-PCB 向有问题的电路板(NG-PCB)输入3.3V 和1.5V 电压。

如果我理解这一点、上升时间的变化可以解决问题？  

[/报价]

额外实验表明、PLL 似乎可以工作、尤其是在1.5V 线路的上升时间加速的情况下。

有3块 NG PCB 和500块 OK PCB。 当 NG-PCB-1的1.5V 线路上的稳压器更改为具有更快上升时间的产品时、PLL 工作。

但是、OK-PCB 使用上升时间较慢的稳压器、但 PLL 正常工作。 因此、我们没有可以证明1.5V 线路的上升时间是合理改进的信息。

另外、我有一个问题。

CLKOUT2的行为在具有可正常工作 PLL 的电路板上不一致、包括 OK PCB 和修改后的 NG-PCB。
此器件的以下行为是否正常？ 此问题是否可能是由此问题引起的？

等等。
CLKOUT2 随着电源电压上升而变为高电平后、它无周期性地振荡并突然稳定在200MHz。
CLKOUT2在电源的上升沿变为高电平后、它保持高电平并突然稳定在200MHz。
CLKOUT2 在电源电压上升时变为高电平一段时间后、它立即保持低电平并突然稳定在200MHz。

此致、
还可以

例如。
CLKOUT2 随着电源电压上升而变为高电平后、它无周期性地振荡并突然稳定在200MHz。
CLKOUT2在电源的上升沿变为高电平后、它保持高电平并突然稳定在200MHz。
CLKOUT2 在电源上升时变为高电平一段时间后、它立即保持低电平并突然稳定在200MHz。

CLKOUT1是否表现出相同的行为？   

何时释放复位(相对于 CLKOUT2变为稳定)？  

数据表显示、在复位释放20ns (基于200MHz CPU 时钟)之前 CLKOUT2未定义。  

——保罗  

 Paul、你好！

感谢您的答复。

Apple Tang 说：

CLKOUT1是否表现出相同的行为？   

何时释放复位(相对于 CLKOUT2变为稳定)？  

数据表显示、在复位释放20ns (基于200MHz CPU 时钟)之前 CLKOUT2未定义。  

[/报价]

可以。 CLKOUT1的行为方式相同。 然而、在客户的波形中、CLKOUT1和 CLKOUT2在超过20ns (大约1ms)的时间内绝对是不稳定的。
当电源被打开时、RESET 引脚状态一直为高电平。 (它 由另一个3.3V 系统上拉。)

您能否提供 TMS320C6201/6701EVM (TMS320C6xEVM)的原理图(或所用的电源 IC)？

客户需要一款工作可靠的稳压器、而且不符合以往客户电路板上采用的稳压器的匹配理念。 我希望找到一个经测试可与 EVM 类似的稳压器(或类似规格产品)。

此致、
还可以

我找到的最好的方法是： https://www.ti.com/lit/pdf/spru269?keyMatch=SPRU305