This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6411:多核同时运行时使用 A 核和放大器的 DDR 带宽;R 内核

Guru**** 663810 points
Other Parts Discussed in Thread: AM6411
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1229290/am6411-ddr-bandwidth-in-case-of-multi-core-running-with-both-a-core-r-core

器件型号:AM6411

您好 TI

关于 AM64x.I 的 DDR 带宽的评论如下。  

1. 当 A53内核与 M4F 和 R5F 在 AM6411中共享 DDR4 (LPDDR4)时
有任何性能数据吗? 在操作过程中高速缓存或瓶颈不是问题吗?

[JAMS]您可以在此处找到性能基准:  https://software-dl.ti.com/processor-sdk-sitara/esd/am64x/latest/exports/docs/devices/AM64X/Linux_Overview.html

我们看到过多工作台等数据、如果同时使用 A53、R5F 和 M4F 内核、请就可用于推测 DDR 性能的数据发表您的看法。
我们正在调查是否存在与实时调度相关的性能问题、因为同时使用多核时 DDR 延迟更长。

谢谢;

此致、  

插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 TI

    如果 M4F 内核无法访问 DDR 存储器、如果 A53内核和 R5F 内核同时希望占用 DDR、我们想要征求对带宽基准数据或系统性能的意见。

    如果 M4F 内核无法访问 DDR 存储器、如果 A53内核和 R5F 内核同时希望占用 DDR、我们想要征求对带宽基准数据或系统性能的意见。
    请提供您对多内核 DDR 并行使用性能的看法。

    我认为 MultiBench 项目是多核多线程的性能、但难以准确理解、因此请给我一个更简单的解释。

    谢谢。

    此致、  

    插孔

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jack:

    对于此处的延迟回答、我们深表歉意。

    我不知道 您询问的 DDR 基准测试类型-我们将不得不查看当前线程受派者是否有任何其他输入。

    您可能对另一个有关设置 DDR 访问优先级的 e2e 线程感兴趣:
    https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1220944/am625-lpddr4-access-priority

    与其他内核一样、M4F 确实可以访问 DDR 存储器。 请记住、M4F 与 R5F 内核不同、因为 M4F 没有本地高速缓存。 这意味着、每次 M4F 访问存储在 DDR 存储器中的数据时、信号都将花费全部读取时间从 M4F 传输到器件、再传输到 DDR、然后再返回。 至少在 AM62x 上、我们已测量出 M4F 读取 DDR 存储器所花费的时钟周期约为100 M4F。 如需更多信息、请参阅此常见问题解答: https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1187962/faq-sk-am62-how-to-execute-code-from-external-memory-using-m4f-core

    此致、

    尼克