[参考译文] AM4372：AM4372 - VDDS3P3V_IOLDO 使用情况

您好  Thomas Joseph

感谢您的查询。

请分享 PDF 原理图。

你是否有一个序列图。

我们建议遵循数据表推荐的时序  

您能否分享您参考的 EVM 的相关信息？

此致、

斯里尼瓦萨

尊敬的先生：

感谢您的回复。

我已通过 PM (新版本的板)发送了原理图。

随附的序列图供您参考。

本设计的起点是 AM4372_GP_EVM、但带有一些偏差。(序列图中提到)

请回顾并提供建议。

这是一个简短的历史。

我们以两种版本组装六块电路板。 不同版本间的复位机制轻微改变

在第一个版本中、两个板运行良好。 在第三个板中、我们能够刷写 uboot 和 Linux。 但是在引导时、它会在"从 Linux 引导"时停止

在 三个板的第二个版本中、我们可以在一个板中加载 Linux、所有外设似乎都在工作。

我们也可以在第二个电路板中刷写 Linux、但几天后、启动似乎没有进展。 在 UART 中使用 ROM 引导进行检查时、"C"字符即将出现、但在加载 u-boot spl 穿越 x 调制解调器协议时卡住。

第三个电路板根本不在 UART 终端处显示 ROM 引导字符。

还请注意、电路板2和3从输入电源(5V)获取的电流稍大。

后来,我们观察到3.3V 电源轨短路,并发现处理器已损坏。(我们更换了处理器)

隔离处理器电源后，经过详细检查，我们观察到1.1V 随3.3V 上升。 (这是一个问题吗?)

因此、我们在启用1.1V 中添加了延迟、以便输出仅在3.3V 稳定到最终值后才开始上升。(仍未经供电处理器的测试)

我们等待您的建议、以便为处理器加电并继续测试

此致、

约瑟夫·托马斯

e2e.ti.com/.../Sequence_5F00_Diagram1.pdfe2e.ti.com/.../Sequence_5F00_Diagram1.xlsx

您好 Thomas Joseph

感谢您提供宝贵意见。

我已联系器件专家以征求他的意见。  

供参考、TI 建议遵循电源时序并根据以下部分中的系统要求选择电源时序。

5.12.1.2上电定序

务必遵循电源斜升和压摆建议。 在您分享的 PDF 斜升图中、我看到一些电源在快速上升、因此可能不建议这样做。  

图5-3. 电源压摆率和压摆率

有关更多详细信息、请参阅以下数据表。

https://www.ti.com/lit/ds/symlink/am4372.pdf

此致、

斯里尼瓦萨

尊敬的先生：

非常感谢您的详细信息。

这是1.8V 至 VDDS 的屏幕截图。 数据表建议值>18usec。 我们观察到大约为200us。

此外、对应于 RTC 电源(1.8V 和1.0V)的屏幕截图

其他电源(1.1V、1.26V、3.3V、1.35V)斜升速度不超过1ms

这些斜坡时间是否足够？

请提供建议。

此致、

约瑟夫·托马斯

大家好、Thomas：  

感谢您提供宝贵意见。

您能否帮助我了解您希望通过数据表参考遵循的时序图。

示例  

图5-6. 启用 RTC 功能且双电压 IO 配置为1.8V、3.3V 时的电源时序

您是否还可以将 时序图中提到的电源轨映射到数据表时序图中的名称？

遵循数据表中的电源斜升建议、并确保在斜升时间后的下一个电源斜升应该没有问题。

这些变化时间是否足够?

。  我可以看到名为 ARM_RTC_1_0V 的1.1V 电源轨提早出现变化。

请查看并确保遵循数据表中的建议。

此致、

斯里尼瓦萨

尊敬的先生：

感谢您的回复。

请查看随附的时序图。 此图详细说明了原理图网、电路板中观察到的电压斜坡和到 AM4372电源轨的映射。

该设计基于数据表中的时序图"启用 RTC 功能、双 IO 配置为3.3V 时的图5-4电源时序"

存在少量偏差、在随附的时序图的"注释"下进行了提及

请注意、ARM_RTC_1_0V 为1.0V 电源、并连接至 AM4372 (RTC 内核电源)的 CAP_VDD_RTC

请告诉我、评估板上观察到的时序是否存在任何违规情况。

此致、

约瑟夫·托马斯

e2e.ti.com/.../1121.Sequence_5F00_Diagram1.pdf

您好  Thomas Joseph

谢谢你。

请验证以下注释中的 CAP_VDD_RTC 电源电压和配置。 1V 来自哪里？

a：当通过将 RTC_KALDO_ENn 端子连接到 VDDS_RTC 来禁用内部 RTC LDO 时、CAP_VDD_RTC 端子用作 RTC 内核电压域的输入。 如果内部 RTC LDO 已禁用、CAP_VDD_RTC 应由外部1.1V 电源供电。 如果 CAP_VDD_RTC 在 VDD_CORE 之后斜升、则 VDD_CORE 上可能会存在少量的额外漏电流。 如果不需要 RTC_PMIC_EN 功能、VDDS_RTC 可以独立于其他电源而斜升。 如果在启用内部 RTC LDO 时、VDDS_RTC 在 VDD_CORE 之后斜升、则 VDD_CORE 上可能存在少量的泄漏电流。

此致、

斯里尼瓦萨

尊敬的先生：

此处是与 RTC 电源轨相关的答案。

RTC_KALDO_ENn 端子连接到 VDDS_RTC (ARM_RTC_1_8V )、因此内部稳压器被禁用。

CAP_VDD_RTC 来自 PMIC 的单独 LDO、该 LDO 提供1.0V 电压。 在数据表中、 CAP_VDD_RTC 电源电压范围为0.9V - 1.25V。 因此、我们知道1.0V 电源是安全的。

在此设计中、CAP_VDD_RTC 在 VDD_CORE 之前斜升。

RTC_PMIC_EN 在设计中悬空

请提供建议。

此致、

约瑟夫·托马斯

您好 Thomas Joseph

谢谢你。  

请注意、未定义斜坡之间的时间。  我们仅关心电源斜升期间的电势差。  

请确保遵守数据表中的电源斜升要求、并且还应具有第 5.11节所述的推荐电源电容

此致、

斯里尼瓦萨

尊敬的先生：

我将检查去耦电容器是否存在任何组装问题。

您能否解释一下这句话  ："请注意、没有定义斜坡之间的时间。  我们只关心电压斜升期间的电势差。"

此致、

约瑟夫·托马斯

您好 Thomas Joseph

谢谢你。

您以前提供的信息 如下所示

这是1.8V 至 VDDS 的屏幕截图。 数据表建议值>18usec。 我们观察到大约为200us。

其他电源(1.1V、1.26V、3.3V、1.35V)的斜升速度不超过1ms。

如果您查看序列图、您可能会对前一个电源斜升后的下一个电源斜升所需的时间有疑问。

请参考下面的。 答案：

请注意、未定义斜坡之间的时间。  我们仅关心电源斜升期间的电势差。

此致、

斯里尼瓦萨