工具与软件：
尊敬的 TI 专家：
客户正在使用 TDA4AP SDK9.2。
它们遵循以下常见问题解答、以启用 R5f 缓存 ECC。
但是、正如您可以从下图中看到的、常见问题解答中使用的地址适用于 MCU1-0。 在寄存器手册中、我们只能找到 MCU1-0和 MCU1-1的情况。 客户拥有双安全通道设计、MCU1-1和 MCU4-0都是其安全通道、需要启用高速缓存 ECC。 他们在寄存器手册中找不到与 MCU4-0相对应的地址。
您可以帮助客户找到 MCU4-0的寄存器地址吗？
非常感谢！
Kevin
尊敬的 Kevin：
这是基地址-
则偏移保持不变。
此致、
Josiitaa.
尊敬的 Josiitaa：
我在 运行 TCM ECC 演示 SDL_ECC_TEST_APP 时有一些疑问, 为什么 在一些测试用例中 会触发中断 ,而另一些则不会触发中断? 
当我 在 MCU4_0中注入高速缓存 ECC 错误 、MCU1_1将运行到芯片循环时、 为什么 MCU4_0的高速缓存 ECC 错误 会影响 MCU1_1运行？
MCU4_0 CACHE inject error code
void BSW_TestCacheEcc(uint8_t inject_error)
{
OSAL_log(PRINT_LEVEL_INFO, logbuf, "\nCache Ecc test start: \n");
#define INJECT_ERROR_REGISTERs_MCU10 (0x40080000U) //
#define INJECT_ERROR_REGISTERs_MCU11 (0x400C0000U) //
#define INJECT_ERROR_REGISTERs_MCU40 (0x02A6B000U) //
#define OFFSET_RAMID (0x08U) //
#define OFFSET_CTRL_REG (0x14U) //
#define OFFSET_CTRL_ERROR_REG (0x1CU) //
#define INJECT_ERROR_REGISTER INJECT_ERROR_REGISTERs_MCU40
#define ARRAY_SIZE (5) // Size of the array in bytes (32KB)
uint8_t a[ARRAY_SIZE];
uint8_t b[ARRAY_SIZE];
// uint32_t *ptr1 = (uint32_t *)0x0E000028;
// OSAL_log(PRINT_LEVEL_INFO, logbuf, "\nCache Ecc test start: 0x%8x\n" , *ptr1);
for (uint32_t iii = 0; iii < ARRAY_SIZE; iii++)
{
a[iii] = (iii % 256) + 1;
}
OSAL_log(PRINT_LEVEL_INFO, logbuf, "\ninject one bit error\n");
// if(inject_error == 0)
{
// a. For single bit error injection:
uint32_t *ptr2 = (uint32_t *)(INJECT_ERROR_REGISTER + OFFSET_RAMID); // Set RAM ID
*ptr2 = 0x8;
uint32_t *ptr3 = (uint32_t *)(INJECT_ERROR_REGISTER + OFFSET_CTRL_REG); // ECC Ctrl Reg
*ptr3 = 0x28; // 0x28 for Data RAM IDs, 0x68 for Tag RAM IDs
asm("NOP"); // Enable ECC for Cache memories, Inject error into RAM ID 8
}
OSAL_log(PRINT_LEVEL_INFO, logbuf, "\ninject two bit error\n");
// else
{
// b. For double bit error injection:
uint32_t *ptr2 = (uint32_t *)(INJECT_ERROR_REGISTER + OFFSET_RAMID); // Set RAM ID
*ptr2 = 0x8;
uint32_t *ptr4 = (uint32_t *)(INJECT_ERROR_REGISTER + OFFSET_CTRL_ERROR_REG); // ECC Error Control2 reg
*ptr4 = 0x30002;
uint32_t *ptr3 = (uint32_t *)(INJECT_ERROR_REGISTER + OFFSET_CTRL_REG); // ECC Ctrl Reg
*ptr3 = 0x70; // 0x30 for Data RAM IDs, 0x70 for Tag RAM IDs
asm("NOP"); // Enable ECC for Cache memories, Inject error into RAM ID 8
}
OSAL_log(PRINT_LEVEL_INFO, logbuf, "\ninject end\n");
// Access the cache memory region to trigger error
for (uint32_t i = 0; i < ARRAY_SIZE; i++)
{
b[i] = a[i];
}
OSAL_log(PRINT_LEVEL_INFO, logbuf, "Cache Ecc test start: pass , gEccError %d \n", gEccError);
}
这里是 MCU1_1运行日志：
尊敬的 Kevin：
让我们首先尝试清除 MCU1-0上的高速缓存错误。
步骤顺序如下：
1.确保您正在运行非缓存内存中的代码。 只能按如下所示缓存阵列 a 和 b：
uint32_t a[array_size]_ attribute __((section (".DDR_Cache.filebuf"))；
2.注入错误(包括常见问题解答中提到的寄存器轮询)。
[报价 userid="543431" url="~/support/processors-group/processors/f/processors-forum/1418305/tda4ap-q1-how-to-enable-mcu4-0-cache-ecc/5469707 #5469707"]您是否可以尝试在错误注入之后和将 CTRL reg 设置为0之后添加以下行？
[报价]3.将 CTRL 寄存器设置为0。
4.轮询 Pulsar_EVNT_BUS_ESM_STATUS 寄存器以查看其是否为0。 如果该位不为0、则读取 Pulsar_EVNT_BUS_ESM_CLR 寄存器并向 Pulsar_EVNT_BUS_ESM_CLR 寄存器写入相同的值、直到 Pulsar_EVNT_BUS_ESM_STATUS 寄存器变为0。
此致、
Josiitaa.
MCU1_0正在运行 SPL。 MCU1_1 MCU4_0、运行我们的应用程序。
2.我在这里犯了一个错误: 我使用了 CCS debug clear cache error 应用程序,它工作正常。 但 在 SPL 模式下,它不能清除缓存 错误。 (MCU1_1和 MCU4_0)
该应用程序将在此处消失:while ((*ptr2>>24)&0x1)!=1)、 如果我评论这一点、 它将在此处消失:while (*pesmStatus !=0)
#define R5FSS_COMMON0_PULSAR_EVNT_BUS_ESM_STATUS (0x4072F014U)
#define R5FSS_COMMON0_PULSAR_EVNT_BUS_ESM_CLR (0x4072F01CU)
#define R5FSS40_COMMON0_PULSAR_EVNT_BUS_ESM_STATUS (0x02A33014U)
#define R5FSS40_COMMON0_PULSAR_EVNT_BUS_ESM_CLR (0x02A3301CU)
#define INJECT_ERROR_REGISTERs_MCU10 (0x40080000U) //
#define INJECT_ERROR_REGISTERs_MCU11 (0x400C0000U) //
#define INJECT_ERROR_REGISTERs_MCU40 (0x02A6B000U) //
#define OFFSET_RAMID (0x08U) //
#define OFFSET_CTRL_REG (0x14U) //
#define OFFSET_CTRL_ERROR_REG (0x1CU) //
void SDL_clearEsmEccError(uint32_t intSrc)
{
uint32_t *pEsmStatus = (uint32_t *)R5FSS_COMMON0_PULSAR_EVNT_BUS_ESM_STATUS;
uint32_t *pEsmClr = (uint32_t *)R5FSS_COMMON0_PULSAR_EVNT_BUS_ESM_CLR;
uint32_t clearStatus = 0;
uint32_t *ptr2, *ptr3, ptr5;
if(SDLR_ESM0_ESM_LVL_EVENT_R5FSS2_COMMON0_ECC_SE_TO_ESM_0_0 <= intSrc && intSrc <= SDLR_ESM0_ESM_LVL_EVENT_R5FSS2_COMMON0_ECC_DE_TO_ESM_1_0)//<! MCU4_0
{
pEsmStatus = (uint32_t *)R5FSS40_COMMON0_PULSAR_EVNT_BUS_ESM_STATUS;
pEsmClr = (uint32_t *)R5FSS40_COMMON0_PULSAR_EVNT_BUS_ESM_CLR;
ptr2 = (uint32_t *)(INJECT_ERROR_REGISTERs_MCU40 + OFFSET_RAMID);
ptr3 = (uint32_t *)(INJECT_ERROR_REGISTERs_MCU40 + OFFSET_CTRL_REG);
}
else if(SDLR_MCU_ESM0_ESM_LVL_EVENT_MCU_R5FSS0_COMMON0_ECC_SE_TO_ESM_0_0 <= intSrc && intSrc <= SDLR_MCU_ESM0_ESM_LVL_EVENT_MCU_R5FSS0_COMMON0_ECC_DE_TO_ESM_1_0) //<! MCU1_1
{
pEsmStatus = (uint32_t *)R5FSS_COMMON0_PULSAR_EVNT_BUS_ESM_STATUS;
pEsmClr = (uint32_t *)R5FSS_COMMON0_PULSAR_EVNT_BUS_ESM_CLR;
}
*ptr3 = 0;
*ptr2=0x148008;
while(((*ptr2>>24)&0x1)!=1)
{
/* code */
}
// SELFTEST_PRINTF("%s %d\n", __func__, __LINE__);
while(*pEsmStatus != 0)
{
static uint32_t clearCount = 0;
clearStatus = *pEsmClr;
*pEsmClr = clearStatus;
*pEsmStatus = 0;
if (/* condition */ clearCount++ > 10000000)
{
/* code */
SELFTEST_PRINTF("Clear ESM ECC Error %d\n", clearStatus);
clearCount = 0;
}
}
}
您好、Kong：
请确保运行的代码是非缓存存储器中的代码。 只能按如下所示缓存阵列 a 和 b：
uint32_t a[array_size]_ attribute __((section (".DDR_Cache.filebuf"))；
请确认您的代码(包括 SDL_clearEsmEccError)位于非缓存存储器中。
此致、
Josiitaa.
我将 a[] b[]重命名 为 test_a[] test_b[]、这是分配地址：(全部在 DDR 地址范围内)
MCU1_1
MCU4_0：
尊敬的 Josiitaa：
我的所有代码都在 未缓存的 DDR 中运行、 包括 test_a[] test_b[]。
0xA0000000表示 DDR 范围未缓存。
ICache 和 Dcache 范围是什么
