This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VP-Q1:未使用的引脚

Guru**** 2466550 points
Other Parts Discussed in Thread: TDA4VP-Q1

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1462378/tda4vp-q1-unused-pins

器件型号:TDA4VP-Q1

工具与软件:

您能否确认以下 TDA4VP-Q1引脚的端接。 它们应该接地还是悬空? 我无法在数据表中找到该信息。

TDA4引脚:

DDR3_CKP  
DDR3_CKN  

未使用的 RAM 域的差分时钟-未定义它是应该接地还是 悬空

DDR3_CAx

未使用的 RAM 域的命令地址-未定义是应接地 还是悬空

DDR3_CKEx

未使用的 RAM 域的时钟使能-未定义它 是应该接地还是悬空

DDR3_CSNx

未使用的 RAM 域的芯片选择-未定义是应接地 还是悬空

DDR3_ResetN

未使用的 RAM 域的复位-未定义是应接地 还是悬空

DDR3_DMx

未使用的 RAM 域的数据掩码-未定义是应接地还是悬空

DDR3_DQx

未使用 RAM 域的数据-未定义是应接地还是悬空

PCIe_REFCLK0_P_OUT
PCIe_REFCLK0_N_OUT
PCIe_REFCLK1_P_OUT
PCIe_REFCLK1_N_OUT
PCIe_REFCLK2_P_OUT
PCIe_REFCLK2_N_OUT
PCIe_REFCLK3_P_OUT
PCIe_REFCLK3_N_OUT

串行器/解串器和 PCIe 基准时钟负/正

SERDES2_REFCLK_P
SERDES2_REFCLK_N
SERDES4_REFCLK_P
SERDES4_REFCLK_N

串行器/解串器基准时钟输入/输出负/正

SERDES4_RX0_P
SERDES4_RX0_N
SERDES4_RX1_P
SERDES4_RX1_N
SERDES4_RX2_P
SERDES4_RX2_N
SERDES4_RX3_P
SERDES4_RX3_N

串行器/解串器输入引脚

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    (数据手册的)第5.4节引脚连接要求应包含此信息。  未使用的 DDR 引脚可以保持悬空、DQS/DQNP 除外、该引脚应该端接。  SERDES_REFCLK 和 PCIE_REFCLK_OUT 引脚可以保持悬空。  如果未使用、SERDES_RX 也可以保持悬空。