大家好
我对 DAC 的链路配置有一些疑问:
该 DAC 支持双链路模式、这意味着一个通道是链路、另一个通道是另一个链路。 每个链路的 LMFS 参数是否相同?
2.如果我使用所有 SerDes 通道、通道速率是否需要与8通道相同?
如果我要求 两个通道必须支持不同的带宽、eg.channel 1为400m、通道2为500m。 它支持吗?
谢谢。
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
请根据数据表和寄存器说明查找以下答案。 在不同的 LMFS 设置和 SerDes 速率下双链路模式的实际使用需要根据实际客户需求和系统规划进行验证。
1.不一定。 双链路模式下的链路在技术上是独立的、可以具有不同的 LMFS 模式
2、由于串行器/解串器配置2寄存器的编程、所有8个通道的串行器/解串器速率必须相同。 单个"速率"字段适用于所有8个通道、所有8个通道共享相同的串行器/解串器 PLL。 因此、所有8个通道必须具有相同的速率。
3.假设正确的插值和 JESD 模式可应用于两个可用的 DUC、DAC38RF80可支持不同的数据速率。 但是、由于相同串行器/解串器速率的限制、配置可能会受到限制。 在这种情况下、我们可能需要设置两个 DUC 以支持足够宽的带宽(即737.28MSPS 以涵盖400MHz 和500MHz 带宽)。
-Kang
你好,Kang,
感谢您的快速回复、我最近一直对这些概念着迷。
我还有另一个问题、如果我使用双 DAC、双链路配置模式、这意味着对于 DAC、每个链路4条信道、这4条信道是否可以针对 双频带进行分频?
我的用法与此类似、我有两个 FPGA 和一个 DAC38RF80,一个 FPGA 通过4个串行器/解串器通道连接到一个 DAC 进行通信、输入数据速率为737.28MSPS、 另一个 FPGA 通过另4个串行器/解串器通道连接到另一个 DAC 进行通信、输入数据速率为368.64Msps、构成 双路 DAC 双链路。在某些情况下、我只需要使用第一个链路、另一个链路断电、 对于双频带应用、该链路的4个通道是否可以再次进行分频、每个频带的输入数据速率为368.64MSPS?
从 上面可以看出、两个链路可以有不同的 LMFS 参数、 但 DAC 每个通道的串行器/解串器速率必须保持不变、因此 LMFS 在实际应用中必须相同?
谢谢。
您好!
关于您的问题:
[引用 user59213"]我有另一个问题,如果我使用双 DAC、双链路配置模式,这意味着 DAC 的每个链路有4条信道,这4条信道是否可以在 双频段中分频?
只要串行器/解串器速率匹配两条链路之间的速率匹配、就可以对每个链路进行双频带配置(如前所述)
示例如下(理论上、器件有待验证)
所有八个通道将在串行器/解串器上以7372.8Mbps 的比特率运行。 在具有42111模式单频带的一条链路上、您可以将 DAC 内核配置为12倍插值。 另一个链路可以是具有24倍插值的44210模式、在单 DAC 上具有双频带。 串行器/解串器速率将保持不变、但两条链路之间的有效 LMFS 和插值将有所不同
我们已针对 AFE76xx 器件(基于 DAC38RF8x 器件的类似设计)执行此操作。 DAC38RF8x 具有相似的设置、可为不同的 DAC 内核实现不同的内插设置和内部时钟设置(即 clk_JESD 和 clk_JESD_OUT)。 请查看下面突出显示的 LMFS 示例。