• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 650 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AFE7950EVM：如何修改软件 Latte 以便 AFE7950EVM 上的 LMK04828具有正确的输出

admin
Guru**** 2386620 points
Other Parts Discussed in Thread: AFE7950, AFE7950EVM, LMK04828
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1195656/afe7950evm-how-can-i-modify-the-software-latte-so-that-the-lmk04828-on-the-afe7950evm-has-the-correct-output

器件型号：AFE7950EVM
主题中讨论的其他器件：AFE7950、 LMK04828

我制作了 一个与   AFE7950EVM 相似的 ADC EVM ( AFE7950 )

差异如下：

TI AFE7950EVM  中的 LMK04828输出通道版本    ADC EVM I Made

DCLK0      GTX                          V.S.       DCLK12.

SDCLK1     FPGA_SYSREF                 V.S.      SDLCK13.

DCLK2      ADC_REFCLK                  V.S.       DCLK10.

SDCLK3     ADC_SYSREF                  V.S.      SDCLK11.

SDCLK9     FPGA_REFCLK2                V.S.      DCLK0

DCLK12.      FPFA_CORRECLK                V.S.      SDCLK1

P.S. 其余内容相同，包括 TX、RX、SYNC……

下面是我的问题：如何修改软件 Latte 以便 LMK04828具有正确的输出

P.S. 我尝试根据 E2E 论坛文章修改 LMK 输出

https://e2e.ti.com/support/rf-microwave-group/rf-microwave/f/rf-microwave-forum/1183600/afe7950evm-run-afe7950evm-on-htg-z920/4497259?tisearch=e2e-sitesearch&keymatch=afe7950#4497259

我发现、当我更改 LMK 时钟分频器中的参数时、它只能修改 LMK。

但是、一旦我运行 S1_OnboardCLK_RX_250M_TX_FB_500M.py 等脚本

LMK 复位为之前的设置、因此 ADC 找不到 REFCLK！！

请提供帮助~谢谢~

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Naiwen、

    您可以拆分 AFE 和 LMK 的编程。 通过这种方法、您可以对 LMK 进行编程并进行所需的调整。 然后、您可以在不影响 LMK 设置的情况下对 AFE 进行编程。 下面的两个脚本可用作拆分编程的参考。  

    e2e.ti.com/.../ConfigAFE.txte2e.ti.com/.../ConfigLMK.txt

    此致、

    David Chaparro

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

     尊敬的 David：

    感谢您的帮助！

    我按照您的建议将 AFE 和 LMK 的编程分离开来

    似乎 LMK 可以输出正确的通道、以便 ADC 可以获得正确的 REFCLK。

    但是、我遇到了下一个问题：

    机器似乎没有使 MACROL_DOWN 位变为高电平

    以下是 Latte 程序的屏幕截图：

    第1步：setup.py

    第2步： devinit.py

    步骤3： ConfigLMK.py

    然后我使用 LMK 时钟分频器设置正确的 LMK 输出(由示波器检查)

    步骤4： ConfigAFE.py

    结果是等待 MACROL_DOWN 位变为高电平的循环.........

    请提供帮助、谢谢

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、 Naiwen、

    此错误可能仍是由于时钟所致。 您能否确认 AFE 接收到其 REFCLK 491.52MHz 的正确频率？ 此外、您能否共享用于 AFE 基准时钟输出的 LMK 设置。  

    此致、

    David Chaparro  

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

    以下附件是由 Latte 和 LabVIEW 生成的日志。

    在 LabVIEW 日志中、第1个错误对应于操作码= 0x1、 第2个错误 对应于操作码= 0X78。

    在什么情况下会导致操作码=0x1 和操作码=0X78？

    在哪里可以找到有关这些操作码的文档？

    谢谢~

    e2e.ti.com/.../Afe79xxPg1_5F00_0217.txte2e.ti.com/.../Labview-log.txt

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 David：

    我还有另外一个问题：  

    由于我只需要 AFE7950的功能 ADC、因此我的 ADC 板设计中没有 RX 和 SYNCOUT。

    如果我运行  AFE7950仅用作 ADC 的启动 S1_OnboardClk_RX_250m_TX_FB_500m、是否正常？

    或者、它会导致 AFE 和 FPGA 之间的 JESD 连接失败、因为我丢弃 了 RX 和 SYNCOUT。

    感谢帮助~

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    这是 LMK 设置~

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Naiwen、

    您仍然可以使用此脚本、但在 AFE 配置后会收到 DAC JESD 错误。 要解决此问题，您可以通过在 AFE.deviceBringup 命令之前添加以下命令行 sysParams.txEnable =[False、False、False、False ]来禁用 DAC。  

    操作码对应于将在内部执行的特定宏命令。 宏完成后、一个位将被设定为'1'、表明您可以继续编程序列中的下一步。 您遇到的问题是、当您轮询宏 DONE 位时、它永远不会设置为"1"、这表示存在一些错误。 有关操作码和宏的信息、请参阅寄存器集文档 SBAU337、该文档位于 AFE79xx 安全文件夹中。

    可以在 AFE 参考时钟上尝试的一件事是将输出格式更改为 LCPECL。 这将确保基准时钟具有足够的 AFE 输入摆幅。  

    此致、

    David Chaparro。

  • 0
    TI__Guru**** 2386620 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    错误操作码似乎是由 FPGA μ~的 RX 数据引起的

    关闭 DAC 后、Latte 软件可以成功运行。

    谢谢！