大家好!
我要将 DAC 配置为在信号(12位) DAC 模式下运行。 我查看了 DAC38RF82的数据表、发现如下表:
但是、Vivado 中的 JESD204B 内核仅接受每个 JESD 通道中的32位输入、而后者是12位无法访问的。 有人能告诉您如何在 JESD 帧中排列数据吗?
我还注意到、如果我将 DAC 设置为在3GPS 下运行、JESD 串行通道速率为11250MHz、则 JESD 内核时钟为11250MHz/40 = 281.25MHz? DAC 将在 FPGA 时钟周期期间接收3000/281.25 = 10.6667个样本、该周期不是整数。 我的理解有什么问题吗?
tx_tdata[ 35:24]<={DATA_A02[3:0]、DATA_A02[7:4]、DATA_A02[11:8];
tx_tdata[ 23:12]<={DATA_A0[3:0]、DATA_A0[7:4]、DATA_A0[11:8];
tx_tdata[ 11: 0] <={DATA_A00[3:0]、DATA_A00[7:4]、DATA_A00[11:8];