请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TSW40RF80EVM 工具与软件：
您好、E2E 专家、
你好！
当我通过 JESD204B 从 TSW40RF80EVM 发送或接收数据时、数据不正确。 我正在尝试使用 Xilinx FPGA ZC706从 ADC 读取和写入 DAC。 我输入了一些正弦波、但输出看起来很乱。 ADC 也发生了相同的情况。 来自 ADC 的数据也是杂乱的。 当我尝试输入正弦或斜坡信号时、它没有改变。
我在 FPGA 和 DAC 两侧具有相同的 K 和 F 值。 我使用了 GUI 的配置文件、然后将 L、K 和 F 更改为 FPGA Xilinx JESD204b IP 上的寄存器值。 但当我在 DAC 上读取警报时、会显示多帧对齐错误。 我使用的时钟来自 TSW40RF80EVM。 应该不会出现时钟或设置问题。
我附上了我的设置、时钟和结果图片。 我的设置中是否有任何错误？ 如何正确读取和写入？ 有什么我应该注意的吗？
e2e.ti.com/.../Screenshot-2024_2D00_09_2D00_04-231015.zip
此致、
TI-CSC