This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] WEBENCH®︎工具/LMK04808:如何在 Webench 时钟架构中设置 LMK04808B PLL1中的 VCXO 频率?

Guru**** 1859010 points
Other Parts Discussed in Thread: LMK04808
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/834969/webench-tools-lmk04808-how-to-set-the-vcxo-freqneucy-in-the-pll1-of-lmk04808b-in-webench-clock-architect

器件型号:LMK04808

工具/软件:WEBENCHRegistered设计工具

尊敬的 TI 专家:

LMK04808B 具有两个 PLL。 PLL1的 VCO 是外部 VCXO 或可调晶体。  

但是 、未在 Webench 时钟架构设计工具中找到指定 VCXO 频率的条目。 相反、 时钟架构生成具有 PLL1指定 VCO 频率的 LMK04808B 配置解决方案。

如果 选择频率不是自动生成的 PLL1 VCO 频率的 VCXO、例如 LMK04808BEVAL 中的122.88MHz VCXO、如何仍然使用 Webench 时钟架构设计工具来优化 LMK04808中两个 Filer 的设计?

此致!

Wallace

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Wallace、

    感谢您与我们联系!

    目前、时钟架构没有用于指定 VCXO 自定义频率的条目。

    这将是一个未来需要改进的领域。

    此致、

    Alfred

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、 Alfred、

    感谢您的回答。 :-)

    LMK04808BEVAL 选择电容器和电阻器值。 PLL1的滤波器1 具有12Hz 的环路带宽和49度的相位裕度。 Filter2的带宽为424kHz 、相位裕度为76度。

     Webench 时钟架构设计工具使 PLL1的 BW = 73Hz、69度、PLL2的 BW = 383kHz、72度。

    但是、除了 LMK04808BEVAL 上的122.88MHz 之外、Webench 还会选择 VCXO = 100MHz。

    哪一个可被视为最佳解决方案、Webench 或 LMK04808BEVAL 的设计?

    此致!

    Wallace