This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/710528/pmp12072-pmp12072
您好！
关于 PMP12072中显示的电路和 UCC28086的 VDD 线路：我唯一可以施加到 VDD 的电压是24VDC (±10%或由此产生的问题)。 在 VDD 线路之前安装的最佳衰减方法是什么 、这样我就不会超过15V 的绝对最大额定值、也不会限制输入电流、从而使器件仍然导通？ 谢谢你。
我建议将 VDD 引脚上的电压保持在12V、因为该电压会在变压器次级侧产生栅极驱动电压。 由于您有24V 电压、我建议使用12V 齐纳二极管(MMSZ4699T1)将 VDD 钳位到12V。 R1的值在10K 时保持不变。
需要 R3的新值。 该值主要由馈入电路的电流决定、该电路由 IVDD (UCC28086D 偏置电流= 2.5mA)、ICTRL (~100uA)、伊泽纳(50uA)、变压器驱动电流和次级负载(100k Ω 或120uA)组成。 变压器驱动电流将是较大电流负载之一、与变压器磁化电流有关。脉冲变压器具有980uH 电感、开关频率为200kHz。 磁化纹波电流的峰峰值可通过 di = V/L*dT =(12V/980uH *2.5uS)= 30mApp (导通时间为50%、因此 dT 为2.5uS)计算得出。 其 RMS 为 di / sqrt (12)= 30mA/3.46 = 8.67mA。
根据、R3的计算公式为 R3 =(Vin_min - VZ)/(IVDD + ICNTL + Izener + I_drive + ISEC_LOAD)=(21V - 12V)/(2.5mA + 100uA + 50uA + 8.67mA+120uA)= 787欧姆(最大值)。 输入电压为24V 时、R3的功耗约为183mW。 C3的值也可以减少到0.1uF、因此导通延迟很短。
这应该是一个合理的起点。 但愿这对您有所帮助。
感谢 John 的详尽解释。 我将尝试您的建议。
