This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TIDA-00580:减少收集器板上用于传输到 FPGA/Microchip 的几个 TTL/RS422增量/正交编码器信号

Guru**** 2419890 points
Other Parts Discussed in Thread: TIDA-00580, SN74HC165

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/tools/simulation-hardware-system-design-tools-group/sim-hw-system-design/f/simulation-hardware-system-design-tools-forum/730253/tida-00580-reduction-of-several-ttl-rs422-incremental-quadrature-encoder-signals-on-the-collector-board-for-transport-to-fpga-microchip

器件型号:TIDA-00580
主题中讨论的其他器件: SN74HC165

将>=4增量/正交编码器的信号与以下信号进行合并的可能性有哪些:

2个 TTL

  • A
  • B
  • Z
  • [可选]错误

2个 RS422

  • A
  • A^
  • B
  • B^
  • Z
  • Z Θ^
  • [可选]错误

这至少需要2条 x (ABZ)+2x (AA^BB^ZZ^)= 22条线、使用类似的物理层、因此如果所有线路都是差分的、则至少需要4条(AA^BB^ZZ^)=32条线

我正在研究类似于"旋转正交解码器" TIDA-00580 (将增量数据收集到某些计数器中、并通过 i2c 或 SPI 获取磁盘值、例如 FPGA/微芯片)的内容、这样可以解决问题。

"旋转正交解码器" TIDA-00580可能无法用于我的应用、因为缺少验证步骤。 例如、系统仍处于两个位置之间且"振动"、这种情况不适用于计数器。 不确定是否有更有效的方法来收集这些类型的信号、从而有效地达到 FGPA 等要求(~30-40cm 距离)

  1. 我愿意选择不同的解决方案、将必要行的数量至少减少一个因素、例如>= 2
    1. 序列化可能是可能的、但需要转换  
    2. 解码信号、例如使用 TIDA-00580可能适用于某些扩展
    3. 其他?

非常感谢您的观看!

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    MSH 您好、欢迎参加 E2E 论坛!

    您可能不知道此论坛主要用于提供有关使用 TI 器件的技术帮助。 我可以告诉您、没有专门设计用于实现此目的的任何 TI 器件-考虑到您的系统是定制的、我希望这一点不会令人惊讶。

    听起来您对如何完成系统设计有基本的想法-我一定会让任何社区成员都可以发表自己的想法、 但一般来说、对于类似这样的通用设计问题、我认为您在 Reddit 或 Slashdot 等论坛上可以获得更好的响应。

    如果您想了解如何使用现有的 TI 器件实现这一点、我需要了解详细信息、例如系统中可用的电压和传入数据的比特率。 我还必须更好地定义"合并"数据--最终产品是什么样的? 您是否需要通过无线电传输位流、或者是否将数据加载到处理器中?
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    不、有问题。 我希望这个问题可以通过使用一些 TI IC 来解决、我们将它们用于不同的目的、这就是我来到这里的原因。 这个问题在我看来非常基本、我认为有一个简单的硬件解决方案可以解决这个问题。

    关于论坛:感谢您的建议,我非常感谢。

    更改为"我需要了解详细信息:"
    -系统中可用的电压
    =>传感器主要通过3、3或5 VDC 供电、24VDC 是主电源

    -传入数据的比特率;
    =>每个编码器可能会达到20兆次/秒的输出速率

    -更好地定义“合并”数据--最终产品是什么样的?
    =>一个收集器板将 PCB 上的所有数据集中在一起、并通过电缆连接到另一个具有 FPGA 的 PCB
    如果将编码器的所有信号转换为相同的标准(例如差分)、则编码器的信号线数量为~40-70、从该板(集电极)传输到另一个板(FPGA);电缆更适合供电和可靠通信
    (集电极板是一个活动部件)
    因此、我只是尝试减少导线的数量、这就是我对合并的意义

    -您是否需要通过无线电传输位流,或者是否正在将数据加载到处理器中?
    =>将数据流式传输到 FPGA 和处理器

    同样、非常感谢您的反馈、我很感谢您的反馈、并将遵循您的建议。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。
    嗨、MSH、
    这是您要发送的相当多的数据!

    我可以看到您为什么要将其保持为差分格式-以高数据速率通过电缆传输通常需要差分信令。

    我的团队(标准逻辑)通常负责基本的单端逻辑器件。 比如 SN74HC165 -一个并行输入/串行输出移位寄存器。 'HC165的最大频率约为50MHz、这可能对您没有太大帮助。

    您可能会尝试在 SerDes 论坛中提问。 我知道、FPD-Link 在需要大量数据串行化并通过车辆发送的汽车应用中非常流行: www.ti.com/.../overview.html

    很抱歉、我没有更多帮助。