[参考译文] CC1120：同步串行模式 BER/ PER 测试

我也遇到了同样的问题。

谢谢之三.

同步串行模式是否也会对数据执行去白化和纠错？

之三、通过 SPI 读取 FIFO 缓冲区是否也会导致灵敏度下降？

不可以、因为您通常在数据包被接收后通过 SPI 读取数据包。  

感谢 ter、

还想知道同步串行模式是否也对数据执行去白化和纠错？

是的、我认为是这样。 在这种情况下、您将什么定义为纠错？  

我只是指在检测到错误时应该丢弃的标准 CRC 数据包。

 PKT_SYNC_RxTx 信号是否应在同步串行 Rx 模式下工作？ 该信号似乎未如数据表中所述有效。  

我必须验证这一点、但目前我没有逻辑分析仪、这意味着我必须在下周查看它。  

但是：您是否使用 SYNC。 串行模式、还是仅用于性能测试？ 如果是后者、那么当 FIFO 模式提供更好的性能时、为什么要使用此模式？  

我的目标是对我们的产品进行 BER/灵敏度测试。 我们在应用中使用 FIFO 模式。

最初、由于 CC1120用户指南中的5.1.2.1措辞、我印象中 FIFO 模式和同步串行模式性能相似。 它说：  

"同步串行模式使用 WaveMatch 检测器、这意味着性能与 FIFO 模式下的性能相似"

当然、您澄清了 GPIO 切换可能会导致性能下降。  

要回答您的问题"为什么不使用 FIFO 模式"：也许您是对的、这是我们应该在开始时采用的解决方案。

最初、当我们启动时、我们具有良好外部连接(在我们的板上)的唯一引脚是 GPIO 引脚、 因此、考虑到同步串行模式使用 GPIO 引脚输出数据并且性能与 FIFO 类似、使用同步串行模式似乎是一个不错的选择。

我还担心 、由于 FIFO 缓冲区只存储有效负载、而不存储前导码或同步字、因此如果 我能够读取芯片恢复的前导码和同步字、我可能会获得更准确的(比数据包错误率估算值更准确) BER 数字。  这就是为什么我还询问同步模式下的数据包是否由于 CRC 过滤而被丢弃的原因。  

请告诉我您的想法。

- PER/ BER 测试不需要前导码和 SYNC、也不相关。 接收到的前导码和同步字不由芯片存储。  

-如果在应用程序中使用 FIFO，则每次测试都应使用该 FIFO，以确保在两种情况下都使用相同的设置进行测试。 在两种情况下使用相同的有效载荷长度。