• 状态 Resolved
  • 已锁定 已锁定
  • 回复 2 回复
  • 订户 0 订户
  • 视图 201 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] CC1200：降低40MHz 时钟振荡器杂散电平

admin
Guru**** 2540720 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/wireless-connectivity/sub-1-ghz-group/sub-1-ghz/f/sub-1-ghz-forum/570173/cc1200-reducing-40-mhz-clock-oscillator-spur-levels

器件型号：CC1200

是否有办法通过调整一些内部频率合成器设置来影响输出中的40MHz 时钟振荡器杂散电平？ 我使用外部1W 功率放大器、载波+-40MHz 偏移处的杂散电平为-70dBc、这是一个很好的电平、但我需要将其进一步降低至少几 dB 以获得类型批准规范的一定裕度。

  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    您是否测试了以下内容：
    FS_DIG14.
    FS_DIG050
    FS_DVC1F7
    FS_DVC00F

    FS_DIG 寄存器值仅为 TX。
  • 0
    TI__Guru**** 2540720 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢你。


    在本例中、仅将 TX 中的 FS 环路带宽从500kHz 更改为300kHz、使杂散电平至少降低了10dB。