This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SN74CBTLV3126:OE 引脚问题

Guru**** 2378650 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/switches-multiplexers-group/switches-multiplexers/f/switches-multiplexers-forum/886305/sn74cbtlv3126-oe-pin-question

器件型号:SN74CBTLV3126

大家好、

我的客户正在使用 SN74CBTLV3126PWR、下面有问题

1.此器件是高电平还是低电平(OE)使能?

根据我的检查结果,OE 需要设置为逻辑高电平才能启用器件,默认情况下,此引脚处于低电平状态以禁用此器件。

只是想与您快速核对一下,如果有任何误解,请告诉我,谢谢!

Andy

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    其他问题、下面的 d/s 说明似乎不正确、这方面是否有任何拼写错误? 或者我误解了吗?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Andy:

     对于 SN74CBTLV3126、请使用8.4.1中的真值表 、该表规定 OE 输入为逻辑高电平时、器件将一条低阻抗路径从 A 连接到 B

    下面的主题中也介绍了这一点:

    谢谢

    Saminah