您好!
我正在使用 SN74CBT16209A 设计具有以下配置的电路:
输入信号:3.3V TTL
控制信号:3.3V TTL
VCC=4.3V
我需要在以下问题上获得一些帮助:
-晶体管的 VG 是否取决于控制输入的电压水平? 还是在内部转换为 VCC? 我需要避免开关输出上的压降。
- A 侧的串联电阻(39欧姆)是否会影响开关的性能?
-是否可以安装一个上拉电阻器来提高驱动能力而不影响其性能?
谢谢!
This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
您好!
我正在使用 SN74CBT16209A 设计具有以下配置的电路:
输入信号:3.3V TTL
控制信号:3.3V TTL
VCC=4.3V
我需要在以下问题上获得一些帮助:
-晶体管的 VG 是否取决于控制输入的电压水平? 还是在内部转换为 VCC? 我需要避免开关输出上的压降。
- A 侧的串联电阻(39欧姆)是否会影响开关的性能?
-是否可以安装一个上拉电阻器来提高驱动能力而不影响其性能?
谢谢!
您好、Parker、
非常感谢您的重播。
当 VG =VCC 时、开关的行为现在已清除、但当 VG =0且开关被抑制为关闭时、它是否与输出完全隔离?
我尝试使用通用 NMOS 晶体管进行 SPICE 仿真、当 VG=0时、我可以看到 MOSFET 输出(漏极)处的信号(衰减)。
如果我可以使用开关的 SPICE 模型或开关中使用的 FET、那将非常有帮助。
感谢您的支持。
此致、
劳拉
您好、Laura、
当 VG = 0时、FET 的阻抗非常高、但不是无限的、这会导致在关断时少量泄漏电流通过开关。 对于这个部件、 当电源关闭时、最坏情况下的泄漏电流为10uA、当电源打开时、最坏情况是恒定输入电压下的+/- 1uA。 因此会有一些信号、但在大多数应用中、这不会影响性能。
有关这方面的更多参考、我们有一个有关开关架构的视频、其中介绍了最常见开关架构的基础知识:
https://training.ti.com/ti-precision-labs-switches-and-muxes-what-are-common-switch-architectures?context=1139747-1134454-1139977
还有一个关于开关的关断隔离:
至于 SPICE 文件、遗憾的是、我们没有该器件的 SPICE 文件。 但是、对于简化模型、您可以使用电阻器对开关的导通电阻进行建模、然后添加电容器对开关漏极和源极的寄生电容进行建模。
此致、
Parker